Az AMD korábban nagy meglepetést okozott azzal, hogy bejelentette, új, speciális felépítéssel rendelkező RYZEN processzorokat dob piacra a közeljövőben, amelyek a 3D V-Cache technológia jóvoltából architektúra-váltással felérő teljesítménynövekedést hozhatnak a különböző játékok alatt – a gyorsulás mértéke akár 15%-os is lehet az 1080p-s felbontásban futó játékok alatt.
Ezt úgy érik el, hogy a RYZEN processzormagokat tartalmazó CCD lapka tetejére egy 64 MB-os, 7 nm-es csíkszélességgel készülő SRAM gyorsítótárat helyeznek, így chipenként igen komoly, 192 MB-os harmadszintű megosztott gyorsítótár áll majd rendelkezésre. Az új processzorok az extra SRAM gyorsítótártól eltekintve ugyanazzal a felépítéssel rendelkeznek majd, mint korábbi társaik, a gyártástechnológia is marad 7 nm-es.
A munka a jelek szerint jól halad, ugyanis a kihozatali arány az AMD szerint már a 3D V-Cache technológiát használó lapkáknál is azon a szinten van, mint a normál RYZEN processzoroknál, azaz sikerül leküzdeni az esetleges kihívásokat, a lapkák sorozatgyártása pedig rövidesen indulhat is.
A processzormagokat tartalmazó lapka fölé integrált extra L3 Cache a TSMC SoIC technológiáját használja, amelynél a két lapkát réz-réz kapcsolattal dolgozó TSV-k (Through-Silicon-Vias) biztosítják. Ennél a megoldásnál nincs szükség a szokásos forrasztásos kapcsolatra, ahol forraszanyagból készülő kis gömbök kerülnek a felületre, ennek köszönhetően sokkal sűrűbb és hatékonyabb összekötő réteget lehet elérni. Az összeköttetés két lépésben jön létre, első körben egy hidrofil dielektromos-dielektromos kötést hoznak létre szobahőmérsékleten, majd lágyítással hozzák létre a dielektromos kapcsolatot. A második lépcső már közvetlen réz-réz kötést alkot, méghozzá szilárdtest-diffúzió alkalmazásával.
Az SRAM lapkát az alatta lévő réteg közepére helyezik, ezzel csökkentik valamelyest a processzormagok által termelt hő negatív hatásait, extraként pedig strukturális szilíciumot is bevetnek a processzormagokat tartalmazó lapka felett annak érdekében, hogy a chiplet magassága egységes legyen, ez ugyanis a hűtés hatásfokának javításában is szerepet játszik.
Beszédes a fenti két kép, ugyanis az AMD új összekötő technológiája 9 mikrométeres érintkező-távolsággal dolgozik, ezzel szemben a normál C4-es tokozás 130 mikrométeres értékkel bír, míg a 3D Microbump technológiánál 50 mikrométer a távolság. Összehasonlításképpen az Intel első generációs EMIB technológiája 55 mikrométeres érintkező-távolsággal bír, míg a második generációs, amely 2023-ban érkezik, 45 mikrométeres értékkel büszkélkedhet. A Foveros Direct viszont, ami sokkal jobb összehasonlítási alapnak tekinthető jelen esetben, 10 mikrométer alatti érintkező-távolsággal érkezhet 2023 végén.
A szokásos 3D microbump technológiához képest az AMD 3D V-Cache esetében háromszor hatékonyabb az összekötő rendszer, ezzel egy időben pedig kevesebb, mint harmadannyi energiát használt egy-egy bit továbbítására. Az interconnect sűrűsége 15-szörös, plusz még a jelátvitellel és a tápellátással kapcsolatos karakterisztikák is jobbak.
A lapkák között 2 TB/s-os adatátviteli sávszélesség érhető el, a késleltetés növekedése minimális, gyakorlatilag azon a szinten belül helyezkedik el, mint egy normál nagyobb kapacitású harmadszintű megosztott gyorsítótáré.
Az AMD 3D V-Cache technológiája csak a kezdet, ugyanis a későbbiekben hasonló módszerekkel olyan chipek is készülhetnek, ahol a processzorlapka fölé DRAM vagy HBM memória kerülhet, de idővel akár teljes processzorlapkát is lehet processzorlapkára integrálni. És a lehetőségek tárháza szinte határtalan, ugyanis szabadon kombinálhatóak lesznek a különböző lapkák, illetve akár lapkarészletek is, az aktuális céloktól függően.
Erre persze még várni kell, ugyanis sok leküzdendő kihívás merülhet még fel a folyamat során, az egyik például a hatékony hűtés kivitelezésének kérdése. Idővel persze ezekre is sikerülhet megoldást találni, hiszen a fejlődés nem áll meg.
