A processzorok felépítése éppen átalakulóban van, legalábbis az AMD térfelén mindenképpen, ugyanis a korábbi monolitikus dizájnt, amelynél egyetlen nagy lapkán kapott helyet minden komponens, amire szükség van, elkezdték leváltani.
Ez több szempontból is előnyös: egyrészt költséghatékonyabban gyárthatóak a kevesebb erőforrást tartalmazó, így eleve kisebb lapkák, hiszen javulhat a kihozatali arány, egy szilícium-ostyán pedig több lapka kap helyet; másrészt a processzor-dizájn is rugalmasabb, hiszen az igényeknek megfelelően lehet összerakni a különböző igényekre készített modelleket, a szükséges chiplet mennyiség alkalmazása mellett. Az AMD esetében az már csak bónusz, hogy egy chiplettel több termékkategóriát is le tudnak fedni, vagyis még hatékonyabban kiszolgálhatóak a piaci igények, illetve a nem teljesen hibátlan lapkák felhasználásra is több tér marad.
A chiplet dizájn a jelek szerint a kutatók fantáziáját is megmutatta, ugyanis egy francia kutatóintézet, a CEA-Leti munkatársai egy különleges, 96 processzormaggal ellátott központi egységet készítettek, ami összesen 6 chipletre épül. Az újdonságról az ISSCC 2020 konferencián esett szó.
A szóban forgó processzor esetében a 16 maggal rendelkező chipletek 28 nm-es FD-SOI gyártástechnológiával készültek az STMicroeletronics üzemében. Maga az interposer lapka, amire a chipletek épülnek, egyébként már nem 28 nm-es, hanem 65 nm-es csíkszélességgel készül, erre költséghatékonysági okokból volt szükség. Az interposer egyébként 200 mm2-es területtel bír, egy-egy chiplet azonban csak 22 mm2-nyi helyet foglal, azaz kényelmesen elférnek a fő lapkán.Egy-egy ilyen négyrétegű chiplet összesen négy darab négymagos tömbből áll össze, amelyek a MIPS-ISA köré épülnek. A négymagos tömböket alkotók skalár MIPS32v1 magok esetében 16 KB L1 utasítás és L1 adat gyorsítótár áll rendelkezésre, míg az L2 Cache tömbönként 256 KB. Minden egyes tömböt 4 MB-nyi megosztott harmadszintű gyorsítótárral láttak el, ez pedig négy részre van osztva, azaz tömbönként 1 MB-nyi L3 Cache fogható munkára. A 6 darab chipletet egy aktív összekötőre helyezték (interposer), egy-egy 16 magos lapka pedig négy darab egyedi csatlakozóval bír, ezeket 3D Plug néven emlegetik és a lapkák közötti kapcsolatot biztosítják.
A kutatóktól származó adatok alapján lapkák négyzetmilliméterenként 3 Tb/s-os adatátviteli sávszélességgel rendelkeznek, energiahatékonyság terén pedig 0,59 pikoJoule per bit értékre lehet számítani. Órajel terén 0,5 V-os üzemi feszültség mellett 130 MHz-re képes a lapka, ám 1,1 V-os feszültség esetén már 1,1 GHz-es órajel elérésére is van mód.
Mivel nagyon egyszerű magokból áll a dizájn, így a maximális számítási teljesítmény 220 gigaOPS. A kutatók szerint a legjobb energiahatékonyság 0,6 V-os üzemi feszültség és 246 MHz-es magórajel mellett érhető el, itt ugyanis 9,6 gigaOPS/W eredményt értek el.
A dizájn igazából egy tanulmány, amivel az elméleti lehetőségeket és képességeket kézzel fogható formába öntötték. A tapasztalatokat később egyéb SoC egységek építésénél is fel lehet használni, valamint a fejlesztések irányát is meghatározhatja.
