Az SK Hynix munkatársai elárultak néhány dolgot a vállalat éppen fejlesztés alatt álló 3D TLC NAND Flash memórialapkájával kapcsolatban, ami immár 300-nál is több cellaréteggel rendelkezhet. A pontos cellaréteg-számot egyelőre nem árulták el, az viszont biztos, hogy a 8. generációt képviselő chip több területen is jókora előrelépést hoz 7. generációs társához képest, ami 238 cellaréteggel rendelkezik.
Az új fejlesztés jóvoltából csökkenthető lesz az 1 TB-nyi tárhelyre jutó előállítási költség, ami remélhetőleg a kiskereskedelmi szektorban is jelentkezni fog, azaz csökken az 1 TB-ra jutó végfelhasználói költség is. Ezzel egy időben az új lapkákkal felszerelt SSD kártyák és meghajtók nagyobb teljesítményt is kínálnak, azaz gyorsabbak lesznek, ami jól jön majd a következő generációs csatolófelületek esetében – itt akár a PCI Express 6.0-s szabványra, akár a fejlettebb szabványokra is gondolhatunk.
Az első 8. generációs SK Hynix 3D NAND Flash lapka a tervek szerint 1 Tb-es kapacitással érkezik, azaz 128 GB-nyi tárhelyet biztosít. A cellánként 3 bitnyi adat tárolására képes dizájn a TLC osztályba tartozik majd, a bitsűrűsége pedig igen magas lesz, a 20 Gb/mm2 szintet is meghaladja, ami látványos előrelépést jelent. A chip négy részre lesz osztva, ahogy a fenti ábrán is látszik, a lapméret azonban továbbra is 16 KB marad, ahogy azt már megszokhattuk. A 2400 MT/s sebességet támogató interfésszel felszerelt chip maximum 194 MB/s-os adatátviteli sávszélességre képes, ami 18%-kal magasabb, mint amit a 238 cellarétegből álló 7. generációs 3D NAND Flash lapkáknál megszokhattunk.
A gyorsulásban szerepet játszik a TPGM (Tripple Verify Program) szolgáltatás, ami segít az írási idő 10%-kal történő csökkentésében, ezáltal gyorsabb lesz a chip. Fontos szerepe van még az AUSP (Adaptive Unselected String Pre-Charge) funkciónak is, ami az írási időt további 2%-kal hivatott csökkenteni. A stabilitásban és a magasabb sebességben szerepet vállal még az APR (All-Pass Rising) séma, a PDS (Programmed Dummy String) technika, illetve a PLRR (Plane-Level Read Retry) funkció is, ami az olvasási teljesítmény növelését segíti.
Az adatsűrűség közel duplájára növekszik, amelynek köszönhetően egyetlen szilícium ostyán több tárhely fér majd el, és a gyártáshoz ráadásul új csíkszélességet is használnak, ami szintén javítja a produktivitást. Azt sajnos nem árulta el a gyártó, mekkora költségcsökkenésre számítanak, de alighanem erre is fény derülhet a későbbiekben. Az új lapka valamikor 2024-ben vagy 2025-ben válhat elérhetővé.
Mivel jelenleg a NAND Flash piac gyengélkedik, a termelés még mindig magasabb, mint a kereslet, ezért az SK Hynix illetékesei valószínűleg nem sietnek a 8. generációs 3D TLC NAND Flash lapkák sorozatgyártásának beindításával. Ennek megfelelően az újdonságot legkorábban is csak 2024 folyamán kezdhetik alkalmazni.
