Az AMD MI200-as sorozatú kínálata nemrégiben vált teljessé, ahogy azt korábban megírtuk, a kulisszák mögött viszont már javában zajlik az MI300-as sorozat fejlesztése, amelynek tagjai meglehetősen érdekesnek ígérkeznek. Az MI200-as sorozat leggyorsabb tagja, az MI250X mármost is MCM, azaz Multi-Chip Module felépítést alkalmaz, vagyis a chip tokozáson belül két lapka foglal helyet. Ezt a koncepciót az MI300-as sorozat esetében tovább viszik, amelynek eredményeként a legnagyobb GPU már nem kettő, hanem összesen maximum nyolc lapkából állhat, már amennyiben a Moore’s Law Dead csatorna alapítójának információi pontosak.
Az aktuális szivárgás alapján a chip nyolc laplája lényegében nyolc darab számítási-lapka szelet lesz, amelyekhez dedikált HBM3 fedélzeti memória is társul. Ezek a lapkák 3D tokozás keretén belül kerülnek az I/O lapkák tetejére, amelyek a memóriavezérlőt is tartalmazzák, valamint az az összekötő-rendszer is helyet kap ezeken az I/O lapkákon, amelyek az egyes komponensek közötti kommunikációt biztosítják. Utóbbiakból egyébként összesen négy lesz, mindegyikre két compute die kerül, a HBM3-as memórialapka-szendvicsekből pedig összesen nyolc lesz, minden compute die számára egy.
A lapkák várhatóan a TSMC 5 nm-es csíkszélességével készülhetnek, egészen pontosan az N5-tel, míg az I/O lapkák esetében eggyel régebbi, N6-os, azaz 6 nm-es csíkszélességet alkalmazhatnak. Az interposer réteg ebben az esetben nagysűrűségű összekötő vezetékelést kap, ami a lapkák közötti kommunikációban segít. Ez az interposer nagyobb sűrűségű lesz, mint amit az Apple az M1 Ultra SoC esetében alkalmaz, ugyanis az egyes lapkák között 20 000 vezeték teremt kapcsolatot, ez pont duplája annak a mennyiségnek, amit az az Apple megoldása alkalmaz.
Egy-egy 6 nm-es csíkszélességgel készülő I/O lapka kiterjedése 320-360 négyzetmilliméter lehet, míg az őket összekötő interposer esetében 2750 négyzetmilliméter lehet a legnagyobb méret. Az 5 nm-es csíkszélességgel készülő compute die várhatóan 110 négyzetmilliméteres lesz.
Fogyasztás terén az látszik, hogy egy 6 nm-es I/O lapka a rajta található két darab 5 nm-es compute die társaságában 150 W körüli fogyasztást produkál, vagyis a négy darab I/O lapka a rajtuk található komponensekkel karöltve 600 W körüli fogyasztással rendelkezhet. A várható teljesítménnyel kapcsolatban egyelőre nincsenek konkrét adatok, de a tippek szerint legalább kétszer gyorsabb lehet az új fejlesztés, mint a jelenlegi MI250X gyorsítókártya.
