Jövő tavasszal befut az Ivy Bridge utódja, a Haswell

Jövő tavasszal befut az Ivy Bridge utódja, a Haswell

Az Intel a Tick-Tock stratégiának megfelelően évente jelentkezik új processzorokkal: a „Tock” fázis egy új processzor mikro-architektúrát hoz, míg a „Tick” fázisban ezt az új architektúrát a korábbinál fejlettebb gyártástechnológiára ültetik át a vállalat mérnökei.

Legközelebb most a „Tick” fázisra kerül sor, ugyanis érkeznek majd az Ivy Bridge processzorok, amelyek a Sandy Bridge központi egységekkel ellentétben már nem 32 nm-es, hanem 22 nm-es gyártástechnológiával készülnek. Az újdonságok IPC (Instructions Per Clock – órajelenként végrehajtható műveletek száma) és utasításkészlet tekintetében egyaránt fejlődnek, sőt, elődeiknél gyorsabb integrált videó vezérlőt is kínálnak. Az Ivy Bridge processzorok a fejlettebb gyártástechnológiának köszönhetően jobb tuningpotenciállal rendelkeznek majd, mint elődeik. Az újdonságok megjelenésére idén április elején kerül sor.

Az említett processzorok megjelenése után egy évvel, azaz 2013 tavaszán ismét új fázisba lép a fejlesztés: megérkezik a Haswell, amely az Ivy Bridge utódja lesz és amely egy teljesen új processzor mikro-architektúrát alkalmaz. A fentebb említett gyakorlat értelmében a Haswell esetében is 22 nm-es gyártástechnológiát használ majd a vállalat.

A pletykák szerint a Haswell egységek már LGA-1150-es processzorfoglalatba illeszkednek majd, azaz alkalmazásukhoz alaplapcserére is szükség lesz.

Lehull a lepel egy érdekes újításról

A Haswell központi egységek – vagy ha úgy tetszik, APU egységek – számos újítással érkeznek majd, amelyek között megtaláljuk a TSX (Transactional Synchronization Extensions) technológiát is. Az új utasításkészlet jóvoltából a programozók egyszerűbben fejleszthetnek majd olyan több szálon futó alkalmazásokat, amelyeknél szükség van a memória egyes részeinek lezárására annak érdekében, hogy azt az adatot, amin egy szál éppen dolgozik, egy másik szál ne tudja módosítani.

Az eljárás segítségével a kritikus fontosságú adatokat tartalmazó területek lezárhatóak. Utóbbinak köszönhetően a párhuzamos munkavégzés hatékonyabbá válhat, ugyanis az egyes szálak hatékonyan együttműködhetnek majd egymással. A jelek szerint a Haswell esetében a rendszer el tudja majd dönteni, hogy az egyes szálak mikor hagyhatják figyelmen kívül a más szálak által érvényesített lezárásokat. Ezzel a módszerrel párhuzamosan több szál is elindítható lesz, legalábbis azoknál az alkalmazásoknál amelyek az ún. „coarse locking” eljárást alkalmazzák. Ez utóbbi eljárás az Intel szerint egyszerűbben használható, mint az ún. „fine-grained lock”, de ez már erősen programozási terület. Akit bővebben is érdekel a téma, látogassa meg ezt a blogbejegyzést.

Az alkalmazásokat természetesen fel kell majd készíteni a TSX támogatására. A jelek szerint ehhez kétféle opció áll rendelkezésre: azok a fejlesztők, akik azt szeretnék, hogy az alkalmazás a TSX támogatással nem rendelkező processzorokon is fusson, használhatják a Hardware Lock Elision utasításkészletet, míg azok, akik több rugalmasságra vágynak, használhatják a Restricted Transactional Memory utasításkészletet. Utóbbinál helyettesítő programkódra is szükség van ahhoz, hogy az alkalmazás azokon a rendszereken is fusson, amelyek nem támogatják a TSX eljárást. Ez utóbbival kapcsolatban itt találhatóak plusz információk.

Tesztek

{{ i }}
arrow_backward arrow_forward
{{ content.commentCount }}

{{ content.title }}

{{ content.lead }}
{{ content.rate }} %
{{ content.title }}
{{ totalTranslation }}
{{ orderNumber }}
{{ showMoreLabelTranslation }}
A komment írásához előbb jelentkezz be!
Még nem érkeztek hozzászólások ehhez a cikkhez!
Segíts másoknak, mond el mit gondolsz a cikkről.
{{ showMoreCountLabel }}

Kapcsolódó cikkek

Magazin címlap arrow_forward