Az AMD korábban már bejelentette, a ZEN 6 architektúra köré épülő EPYC szerverprocesszorok a TSMC 2 nm-es osztályú N2-es gyártástechnológiájára támaszkodnak majd, ennek eredményeként az is biztossá vált, hogy a munkaállomás-piacra szánt Threadripper, illetve a konzumerpiacra szánt RYZEN processzorok is ugyanezzel a csíkszélességgel készülhetnek.
Utóbbiakkal kapcsolatban éppen nemrégiben érkezett friss információ, hála a Hydra tuningszoftver és az azóta már nyugdíjazott DRAM Calculator for RYZEN app fejlesztőjének. Yuri Bubliy, aki 1usmus becenév alatt tevékenykedik, azt állítja, az AMD mind a CCD-k, mind pedig az I/O chiplet esetében friss felépítést használ majd a ZEN 6 alapú processzoroknál, és azt is elárulta, mi mindenre derült fény az iparági pletykák alapján.
Jelenleg már készülnek a ZEN 6 alapú, Medusa Ridge kódnévre keresztelt lapka köré épülő asztali processzorok első mintapéldányai, amelyeket a gyártó egyelőre csak a kiválasztott partnerek számára szállít, például az OEM partnereknek, illetve a platformtervezőknek. Ezek a processzorok várhatóan még idén sorozatgyártásba kerülnek majd, a TSMC N2-es node-ja ugyanis a kísérleti termelést követően rövidesen tömegtermelésbe állhat. Az új csíkszélesség jókora előrelépést hoz majd a ZEN 5 alapú processzoroknál használt N4P gyártástechnológiához képest tranzisztorsűrűség terén, illetve egyéb tekintetben is várható fejlődés. A magasabb tranzisztorsűrűség nyújtotta előnyöket az AMD állítólag arra használja majd, hogy növelje a CCD tömbönként rendelkezésre álló processzormagok számát.
Az aktuális iparági pletykák szerint egy CCD tömb immár nem 8, hanem 12 processzormaggal rendelkezhet, ezekhez pedig 48 MB-nyi megosztott harmadszintű gyorsítótár kapcsolódhat. A CCD tömbök kapcsán egyelőre nem világos, hogy a 12 processzormag egy monolitikus CCX formájában érkezik-e, ami 12 maggal rendelkezik, vagy két darab, egyenként hat processzormagból álló CCX tömböt használnak-e. Előbbi esetben a 12 mag egységes 48 MB-os L3 Cache-hez férne hozzá, míg utóbbi esetben 2 x 24 MB-nyi részre bonthatnák a megosztott harmadszintű gyorsítótárat. Erre később mindenképpen választ kapunk majd a szivárgásokból.
A CPU chiplet mellett változik az I/O chiplet is, ami a hírek szerint már nem a TSMC N6-os, azaz 6 nm-es osztályú, hanem a vállalat N5-ös vagy N4P csíkszélességeinek valamelyike köré épülhet, azaz 6 nm helyett 5 nm-es vagy 4 nm-es gyártástechnológiával készülhet – mindkettő komoly előrelépés lenne a jelenlegihez képest. A csíkszélesség-váltást 1usmus szerint az indokolta, hogy az AMD csapata áttervezi a cIOD felépítését, különös tekintetten a memória-alrendszert biztosító memóriavezérlő-architektúrára, ami a várakozások szerint két memóriavezérlőből álló dizájnt kaphat. A DDR5-ös memóriatámogatás ennek hatására nem változik, továbbra is kétcsatornás marad, viszont magasabb órajelek elérésére nyílik mód, vagyis ezen a területen az AMD felzárkózik az Intelhez.
Az új kínálat egyes képviselőiről egyelőre nem érkezett még hír, de remélhetőleg ez a helyzet is változik az elkövetkező hetek folyamán. 1usmus szerint a processzor-órajelet érintő technológiák, mint például a PBO vagy a Curve Optimizer, egyáltalán nem frissülnek, vagyis szerinte a Hydra szoftver zökkenőmentesen kezelhet majd az újdonságokat jelenlegi állapotában is.
