Az AMD egy rendkívül fontos mérföldkőhöz ért, bemutatta a világ első olyan szerverprocesszor-lapkáit, amelyek már a TSMC 2 nm-es osztályú N2-es node-jával készültek. Lényegében egy nagy szilícium-ostyát tartott a kezében az AMD vezetője, Dr. Lisa Su, illetve a TSMC vezetője és elnöke, C.C. Wei mutatott be egy elegáns képkeretbe foglalva. Magát a CCD lapkát sajnos nem lehetett külön megtekinteni, ugyanis kivágott példányokat nem mutattak be a rendezvény alkalmával, de az esemény így is rendkívüli jelentőséggel bír, méghozzá több szempontból is.
Egyrészt a TSMC ezzel is bizonyítja, hogy az N2 gyártástechnológia kiválóan halad a tömegtermelés felé vezető úton, másrészt az AMD pedig azt demonstrálja, hogy a ZEN 6 architektúra fejlesztése lényegében a végéhez közeledik, hiszen ezzel az eseménnyel az úgynevezett „tape out” fázisra máris sor került, azaz a tervekből kézzel fogható lapka lett.
A ZEN 6 architektúra köré épülő AMD EPYC szerverprocesszorok immár a hatodik generációt képviselik majd és a Venice kódnevet kapják. Az eredeti tervek szerint ezek a központi egységek valamikor a 2026-os esztendő folyamán rajtolhatnak el, ennél pontosabb dátum azonban jelenleg még nem áll rendelkezésre, legalábbis publikusan nem. Arról sem beszéltek, hogy a ZEN 6 architektúra pontosan milyen újításokat hoz, így nem derült ki, és az sem derült ki, pontosan milyen felépítéssel rendelkezik, hány processzormagot tartalmaz, illetve milyen órajel-tartományban üzemelhetnek az egyes processzormagok. A „tape out” fázis elérése mindenképpen jó hír, hiszen ez azt bizonyítja, hogy a lapka már működőképes, az alapvető funkcionális tesztelést már elvégezhették rajta, illetve a hitelesítéssel kapcsolatos vizsgálatokon is áteshetett.
A TSMC N2 gyártástechnológiája eléggé nagy jelentőséggel bír, hiszen ez az első olyan node a TSMC kínálatán belül, ami már a Gate-All-Around (GAA) típusú nanolapkás tranzisztorok köré épül. A TSMC várakozásai szerint az N2 gyártástechnológia az N3-hoz képest jelentős előrelépést hoz: azonos teljesítmény mellett 24-35% közötti fogyasztáscsökkenést kínál, vagy azonos üzemi feszültség, illetve fogyasztás mellett 15%-kal nagyobb teljesítményt biztosít. További előrelépés, hogy a tranzisztor-sűrűség is növekedett az N3-nál megszokott szinthez képest, méghozzá 1,15-szörös mértékben. Az említett előrelépések nagy része az új tranzisztortípusnak, illetve az új N2 NanoFlex optimalizációs keretrendszernek köszönhető, ami segít a tervek és a technológia összecsiszolásában.
Az első N2 gyártástechnológiával legyártott szerverprocesszor-lapkák mellett egy másik fontos eseményt is bejelentett a vállalat. Az 5. generációs AMD EPYC szerverprocesszorok esetében, amelyek az aktuális generációt képviselik, sikeresen validálták a TSMC amerikai üzemében legyártott lapkákat. Ez azért jó hír, mert ennek köszönhetően a szóban forgó processzorok alapjául szolgáló chipletek immár az Arizona állam területén, Phoenix mellett elhelyezkedő Fab 21-es TSMC üzemben is készülhetnek. Az országon belül gyártott processzorokkal a vállalat kormányzati megrendeléseket is teljesíthet idővel, valahogy úgy, ahogy az Intel együttműködik a Pentagonnal a Secure Enclave program keretén belül. Az más kérdés, hogy a vállalatnak sikerül-e bekerülnie egy hasonló programba, a lehetőség viszont elméletben adott lesz.
