A DDR5-ös memóriaszabvány szépen fejlődik, de végleges kiadására még várni kell, ugyanis a JEDEC szakemberei még nem fejezték be a rajta való kapcsolatos munkát. Ez persze nem tartja vissza az iparág szereplőit attól, hogy gőzerővel fejlesszék különböző DDR5-ös lapkáikat, sőt, ezeket olykor-olykor meg is mutatják egy-egy rendezvényen, hogy felkészítsék a piacot, milyen változásokat hoz az újítás. A Cadence és a Micron korábban már tartott is ilyen demókat az év folyamán, nemrégiben pedig a TSMC egyik rendezvényén kerültek elő ismét a tesztrendszerek, így némi extra információra is fény derült.
ADDR5 egyik legnagyobb újítása az, hogy nagyobb kapacitású memóriachipek alkalmazását teszi lehetővé, de ezzel együtt teljesítmény és energiahatékonyság terén is várható némi előrelépés. A DDR5 a tervek szerint a 4266 és 6400 MT/s közötti I/O sebességszintet fedi majd le, üzemi feszültsége pedig 1,1 Voltra csökken, ami a DDR4-hez képest 0,1 Voltos előrelépést jelent. Az üzemi feszültség esetében maximum 3%-os ingadozást engedélyez a szabvány, ami 0,033 Voltot jelent mind pozitív, mind pedig negatív irányban.
A Cadence DDR5-ös megoldásai (vezérlő + PHY) várhatóan a TSMC N7 DUV és N7+ DUV+EUV gyártástechnológiájával készülnek majd, amelyekről pont nemrégiben írtunk.
Az első modulok persze nem a klienspiacot, hanem a szerverek szegmensét veszik célba, de majd csak 2019 végén, illetve 2020 elején kezdhetnek teret hódítani maguknak. A Cadence szerint a DDR5 termelés felfutása gyors lesz, így hamarosan többféle processzor és SoC is rendelkezhet DDR5 támogatással, hiszen érdemes lesz számolni az új szabvánnyal.
