Kína legnagyobb DRAM-gyártója igencsak jól szerepel a planáris DRAM chipek szegmensében, ott ugyanis képes versenyezni az iparági szereplőkkel mind kapacitás, mind pedig sebességek terén. A vállalat óriási meglepetést okozott a piacon korábban, amikor kiderült, a HBM3E memóriachip-szendvicsek kísérleti termelését is elindították, ami a kínai AI ipar számára óriási előnyöket hozhat. Akkoriban még nem lehetett tudni, hogy konkrétan milyen memóriachip-szendvicseket gyárt a CXMT, azaz se kapacitás, se sebesség terén nem érkeztek konkrétumok, valamint azt sem lehetett még tudni, hogyan alakul a kihozatali arány.
A dél-koreai média képviselőihez eljuttatott információk alapján úgy tűnik, a CXMT HBM3E memóriachip-szendvicsei körül bőven mutatkoznak nehézségek, már ami a kihozatali arány alakulását illeti. A kínai vállalat HBM technológia terén csak két generációnyi lemaradásban van az iparág élvonalához képest, hiszen míg a vezető iparági szereplők éppen a HBM4E szabvány köré épülő memóriachip-szendvicsekre koncentrálnak, addig a CXMT a HBM3E alkalmazása mellett próbál piacra lépni.
A kísérleti termelés esetében természetes, ha a kihozatali arány még nem üti meg a kívánt szintet, hiszen a folyamat az optimalizációkról és a finomhangolásokról szól, ám úgy tűnik, ebben az esetben eléggé nagy kihívások előtt állnak a vállalat mérnökei, hiszen a kihozatali arány jelenleg csak 25% körüli, azaz 20 darab HBM3E memóriachip-szendvicsből csak nagyjából 5 darab képvisel használható minőséget. Ez persze várható volt, hiszen a planáris DRAM technológiához képest a HBM sokkal összetettebb gyártási folyamatokat igényel: a lapkarétegeket vertikális összekötőkön keresztül kell egymáshoz kapcsolni és egymásra rétegezni, a teljes „szendvics” egy alap lapkán keresztül kommunikál az adott GPU-val vagy FPGA-val, természetesen a tokozás érintkezőit használva.
Az alacsony kihozatali arány pont a TSV-k, azaz a vertikális összekötők terén szerzett tapasztalat hiányával magyarázható. A CXMT a hírek szerint mindössze 3000 TSV-t használ a lapkák összekapcsolásához, miközben a Samsung nagyjából 5000 TSV-t vetett be a HBM2 szabványú memóriachip-szendvicseknél, az SK Hynic pedig 8000-nél is több TSV bevetésével oldotta meg a HBM3-as memóriachip-szendvics rétegeinek összekapcsolását. A CXMT esetében a 3000-es mennyiség arra utal, hogy a vállalat „csak” 8 darab DRAM lapkát próbál egymásra rétegezni egyetlen tokozáson belül, ami normál kiépítésnek tekinthető a HBM3E memóriachip-szendvicsek világában. Ez egyébként előrevetíti azt is, hogy a vállalat a közeljövőben biztosan nem fog 12-Hi kiépítésre váltani, az ugyanis hiába biztosít jelentős kapacitás-növekedést, a 12 lapkaréteget még nehezebb hibátlanul egymásra rétegezni, azaz a kihozatali arány egy bonyolultabb dizájn esetén még a 25%-ot sem érné el.
Egyelőre persze még korai eldönteni, mennyire sikeres a CXMT első próbálkozása a HBM szegmensben, ugyanis a vállalat gyorsan megtalálhatja a válaszokat a kihívásokra, ami a kihozatali arány növekedésével jár majd. A normál DRAM chipeknél 90% körüli kihozatali aránnyal dolgoznak, azaz csak 2-3%-kal maradnak el a Samsung csapatától, már ami a DDR5-ös memóriachipeket illeti. A HBM technológia persze jóval bonyolultabb a TSV-k miatt, ezért erősen valószínű, hogy a CXMT HBM3E alapú memóriachip-szendvicseinek sorozatgyártása majd csak hónapok múlva indulhat meg.
