Shop menü

BETEKINTÉST ENGEDETT AZ AMD A MÁSODIK GENERÁCIÓS 3D V-CACHE FELÉPÍTÉSÉBE

Az új processzorokkal kapcsán eddig nem igazán esett szó a második generációs 3D V-Cache felépítéséről, ám nemrégiben pótolták a hiányosságot.
Víg Ferenc (J.o.k.e.r)
Víg Ferenc (J.o.k.e.r)
Betekintést engedett az AMD a második generációs 3D V-Cache felépítésébe

Az AMD első RYZEN 7000X3D sorozatú processzorai, vagyis a RYZEN 9 7900X3D és a RYZEN 9 7950X3D már megjelentek kereskedelmi forgalomban, utóbbit az AMD ki is küldte a média képviselőinek, akik az elmúlt hetek folyamán letesztelhették azt. A csúcsprocesszorral kapcsolatos legfontosabb tudnivalókat egy összefoglaló keretén belül már tálaltuk néhány napja, valamint a külföldi tesztekből is szemezgettünk egy picit. Ezúttal végre arról is beszámolhatunk, hogy a második generációs 3D V-Cache gyorsítótár pontosan miben különbözik az első generációs megoldástól, ugyanis az AMD az ISSCC 2023 alkalmával elárulta a legfontosabb részleteket a sokat érő lapkával kapcsolatban.

Mielőtt azonban fejest ugranánk a részletekbe, érdemes nagy vonalakban megismételni, hogyan épülnek fel az új RYZEN processzorok. Az újdonságoknál továbbra is nyolcmagos CCX áll rendelkezésre, ami egy CCD lapkán foglal helyet. Amennyiben a processzormagok száma 8-nál több, két ilyen CCX-re van szükség, azaz két CCD-t rejt a tokozás. Ezek most már ZEN 4 architektúra köré épülő processzormagokat tartalmaznak, gyártástechnológia tekintetében pedig nem 7 nm-es, hanem 5 nm-es csíkszélességgel készülnek.

A tokozás tartalmaz még egy cIOD lapkát is, ez lényegében az I/O részleget tartalmazza, beleértve a memóriavezérlőt, a PCIe vezérlőt, illetve egyebeket. A 6 nm-es csíkszélességgel készületet cIOD immár egy alap iGPU-val is rendelkezik, azaz a RYZEN 7000-es sorozat tagjai igazából APU egységeknek minősülnek, és ugyanez igaz a RYZEN 7000X3D modellekre is.

Galéria megnyitása

A RYZEN 7000X3D processzorok esetében a fentiekhez jön még egy extra adalék, a 3D V-Cache névre keresztelt megoldás, ami igazából nem más, mint egy extra L3 SRAM lapka, ami az egyik CCD chipre integrálva érkezik. Az extra L3 Cache jóvoltából az adott CCD esetében 96 MB-nyi L3 Cache áll rendelkezésre. Maga a 3D V-Cache lapka az első generációs megoldások esetében még 41 négyzetmilliméteres kiterjedéssel bírt, a második generációs lapka viszont már csak 36 négyzetmilliméteres kiterjedésű, azaz nőtt a tranzisztorsűrűség, a tranzisztorok száma viszont továbbra is 4,7 milliárd körül helyezkedik el.

A második generációs lapka egyébként ugyanúgy 7 nm-es csíkszélességgel készül, mint az első, a tranzisztorsűrűsége azonban még nagyobb is, mint az 5 nm-es gyártástechnológiával készített CCD lapkáé. A 3D V-Cache lapka lényegében csak az SRAM-ot tartalmazza, a vezérlő áramkörök hiányoznak belőle, azok az alap lapkán helyezkednek el, így a késleltetés is kedvezőbben alakul. Az 5 nm-es lapka ezzel szemben speciális struktúrákat és többféle tranzisztort is tartalmaz, méghozzá adatsávokkal karöltve, amelyek a 3D V-Cache lapkáról hiányoznak. A második generációs megoldás esetében az L3 lapka és az alap lapka között növelték az adatátviteli sávszélességet, így az most már nem 2 TB-os, hanem 2,5 TB-os értéket képvisel.

A lapka kétféle TSV típust alkalmaz a működéshez: az egyik fajta vertikális vezetéken keresztül a tápellátást, míg a másikon keresztül az adatforgalmat biztosítják. Mivel az új processzoroknál az alap lapkán található L3 Cache kisebb lett az új csíkszélesség, a korábbinál nagyobb tranzisztorsűrűség és egyéb tényezők miatt, így most már nemcsak az L3 Cache, hanem az L2 Cache területe is igénybe lett véve a tápellátást biztosító TSV-k elhelyezéséhez, az adatátvitelt biztosító TSV-k azonban elfértek az L3 Cache területén. Közben ennek területét 50%-kal sikerült csökkenteni, valamint egyéb változtatásokat is bevezettek az első generációnál szerzett tapasztalatok alapján, így az overhead mértkét is sikerült csökkenteni. Maga a 3D V-Cache egyébként a TSMC SoIC technológiájával illeszkedik a helyére.

Galéria megnyitása

A cIOD lapkához a klienspiaci verzió esetében maximum 2 CCD lapka csatlakozhat, ugyanis a lapkán csak két GMI3 csatoló kapott helyet, míg az EPYC szériánál használt sIOD esetében már akár 12 CCD is kommunikálhat az sIOD lapkával. Érdekeség, hogy a klienspiaci cIOD lapkán található DDR5-ös memóriavezérlő 2 x 40-bites adatsínt használ, ami az ECC memória-támogatás miatt szükséges – nélküle 2 x 32-bit is elegendő. Igazából az ECC támogatás megléte innentől kezdve az alaplapgyártó partnereken múlik, maguk a ZEN 4 alapú processzorok a jelek szerint minden esetben támogatják a funkciót.

A cIOD lapka esetében érdemes megemlíteni, hogy az iGPU a maga összes komponensével a teljes lapkának nagyjából a harmadát foglalja el, maga a lapka pedig kisebb lett, mint amit a ZEN 3 korszakban megszokhattunk, a tranzisztorok száma viszont nagyjából 58%-kal nőtt. A fenti képek segítségével megtekinthetjük a legfontosabb adatokat a két generáció összehasonlítása kapcsán, valamint a ZEN 4 lapka feliratozott ábrája is rendelkezésre áll, ami megmutatja a pontos felépítést.

Neked ajánljuk

    Tesztek

      Kapcsolódó cikkek

      Vissza az oldal tetejére