Az AMD második generációs EPYC szerverprocesszorai november 7-én mutatkoztak be, igaz, egyelőre még csak formálisan, vagyis konkrét modellekről nem esett szó, csak a friss lapka felépítéséről beszéltek a vállalat illetékesei, és azt is viszonylag szűkszavúan tették. Az aktuális információk szerint az új EPYC processzorok alapját adó „Rome” lapka fedélzetén összesen nyolc darab nyolcmagos „chiplet” foglal helyet, amelyek mindannyian 7 nm-es csíkszélességgel készülnek, a „Rome” lapka közepe pedig egy 14 nm-es csíkszélességgel készített I/O lapkát rejt. Utóbbi a memóriavezérlőn kívül egyebek mellett a PCI Express 4.0-s vezérlőt is tartalmazza.
Az összesen 64 processzormaggal rendelkező„Rome” lapka a Sisoft SANDRA adatai szerint processzormagonként 512 KB-nyi másodszintű gyorsítótárral, valamint CCX tömbönként 16MB-nyi harmadszintű megosztott gyorsítótárat kap. Utóbbi komoly növekedés, ugyanis a ZEN, illetve a ZEN+ dizájnok esetében még csak 8MB-nyi megosztott harmadszintű gyorsítótár jutott egyetlen CCX tömbre.
A Sisoft SANDRA bejegyzése egyébként egy kétprocesszoros EPYC konfiguráción futott le, amelynél processzoronként 16 x 16 MB-nyi harmadszintű megosztott gyorsítótár áll rendelkezésre.
A nagyobb harmadszintű megosztott gyorsítótárnak köszönhetően javulhat az adatátvitel sebessége a „chipletek” és az I/O vezérlőket tartalmazó lapka között, ami a teljesítményre is jótékony hatást gyakorolhat. Ez azért is fontos, mert a memóriavezérlő ezúttal nem az egyes lapkákra kerül, ahogy korábban, hanem a központi I/O lapkára, ami egységesebb memória-hozzáférést, illetve kiszámíthatóbb késleltetéseket eredményez. Maga a DDR4-es memóriavezérlő egyébként processzoronként 8 memóriacsatorna kezelésére képes.
