Az már egy ideje nem titok, hogy a TSMC együttműködik majd a különböző vállalatokkal annak érdekében, hogy a következő generációs HBM 4-es memóriachip-szendvicseket hatékonyan integrálni lehessen a következő generációs AI gyorsítók fedélzetére. A TSMC és az SK Hynix közötti stratégiai együttműködésről korábban már írtunk, ám akkoriban még nem árultak el részleteket a felek azzal kapcsolatban, milyen paraméterekkel rendelkeznek majd az újdonságok.

A TSMC nemrégiben, az European Technology Symposium 2024 alkalmával árulta el, mit érdemes tudni a HBM 4 szabvány köré épülő memóriachip-szendvicsekkel kapcsolatban, már ami az alapokat illeti. Ez alapján kiderült, hogy a HBM 4-es szabványú memóriachip-szendvicsek első hullámánál rögtön kétféle gyártástechnológiát is bevetnek majd, amelyek eltérő előnyöket tartogatnak. A kiforrottabb és olcsóbb N12FFC+ segítségével költséghatékony lapka készíthető a memóriachip-szendvicsekhez, amivel kiaknázhatóvá válik a HBM 4 szabvány által biztosított teljesítmény. A fejlettebb és drágábban alkalmazható N5 csíkszélesség jóvoltából ezzel szemben még nagyobb tranzisztorsűrűség érhető el, valamint sokkal kisebb fogyasztás mellett élvezhetőek a HBM 4 nyújtotta sebesség-előnyök.

Az N12FFC+ segítségével a TSMC szerint költséghatékonyan lehet majd HBM 4 szabványú memóriachip-szendvicseket helyezni egy szilícium összekötőlapkán keresztül egy adott SoC mellé. Ez költséghatékony alkalmazást tesz lehetővé a 12-Hi és a 16-Hi típusú, azaz a 48 GB-os és 64 GB-os memóriachip-szendvicsek esetében, amelyek sorrendben 12 és 16 darab memórialapkából állnak majd. Ezeknél a megoldásoknál az egy memóriachip-szendvicsre jutó adatátviteli sávszélesség 2 TB/s felett lesz.

Az N5 gyártástechnológiát használó HBM 4 chipeknél ezzel szemben az alap lapkák még több tranzisztort tartalmazhatnak a fejlettebb csíkszélesség jóvoltából, plusz jóval alacsonyabb fogyasztás mellett üzemelhetnek és magasabb teljesítményt is nyújthatnak. Az N5 csíkszélesség jóvoltából sokkal-sokkal kisebb, mindössze 6-9 mikronnyi távolságban elhelyezett érintkezőkből állhat az összeköttetésről gondoskodó felület. Ennek köszönhetően a HBM 4-es memóriachip-szendvicsek akár Direct-Bonding technológia segítségével is alkalmazhatóvá válnak, vagyis a HBM 4-es memória közvetlenül a chipek tetejére kerülhet, így speciális háromdimenziós chipszendvics jöhet létre. Ez segíthet abban, hogy a memória-alrendszer teljesítménye még nagyobb lehessen, ami kritikus fontosságú szempont az AI és HPC piacra szánt gyorsítók esetében, csak úgy, ahogy a rendelkezésre álló memória kapacitása is.

A tajvani félvezetőipari bérgyártó ezzel egy időben a CoWoS-L és a CoWoS-R technológiákat is optimalizálja annak érdekében, hogy még hatékonyabb HBM 4 integrációra nyíljon lehetőség.