A modern processzorok, SoC egységek és grafikus processzorok fejlesztése rendszerint hosszú éveket és rengeteg mérnöki üzemórát vesz igénybe, amelynek költsége rendszerint több tíz- vagy több százmillió dollárra is rúghat, természetesen attól függően, milyen gyártástechnológia köré épül az adott lapka, illetve mennyire komplex felépítéssel rendelkezik. Minél modernebb a gyártástechnológia és minél bonyolultabb a felépítés, annál több időbe és pénzbe telik a fejlesztés. Efféle költségeket az újonnan induló startupok jellemzően nem engedhetnek meg maguknak, ezért is készített a ZERO ASIC egy új platformot, amellyel jelentősen egyszerűbben lehet majd chipeket fejleszteni, így kvázi mindenki számára elérhetővé válik a lapkafejlesztés, már persze azok közül, akik ebben a szegmensben tevékenykednek vagy ebbe a szegmensbe szeretnének belépni, és rendelkeznek kellő szakértelemmel is.
A ChipMaker platform célja, hogy segítsen „összelegózni” a szükséges komponenseket egy-egy töbchipes tokozásba. Noha ez egyszerűen hangzik, természetesen kellő mennyiségű szakértelem is szükségeltetik a feladathoz, ám az eddigi munkafolyamatokhoz képest jelentősen egyszerűbbé válik az alkalmazás-specifikus ingetrált áramkörök, azaz az ASIC lapkák tervezése. A chiplet alapú dizájnnal dolgozó ChipMaker segítségével gyorsan és viszonylag egyszerűen lehet összeépíteni egy, az adott igényeknek megfelelő chipet, elrejtve az integrált áramkörök komplexitása jelentette nehézségek jelentős részét. A ChipMaker segít a „kész dizájn” tesztelésében és szükség esetén a módosításban is, így mire a fizikai chipek rendeléséig jut a folyamat, a chip hibátlanul és rendeltetésszerűen működhet, legalábbis virtuálisan. A munkában egy FPGA lapkákból álló felhő alapú rendszer segít, gyakorlatilag erre támaszkodik az egész szoftver az RTL forráskód implementálása során.
Maga az új platform egy eFabric névre keresztel 3D összekötő-rendszerre támaszkodik, ami lehetőséget teremt a lapkák közötti kommunikációra, valamint fontos komponens az eBrick is, ami előre „legyártott” 3D chipletek gyűjteményét tartalmazza, ezeket egyszerűen és gyorsan, „plug&play” jelleggel lehet beilleszteni az adott dizájnba. A beillesztett lapkákat egy dinamikus háromdimenziós összekötő-rendszer kapcsolja egymáshoz, ami egy négyzetháló-alapú struktúrával rendelkezik, a kereszteződések adatátviteli sávszélessége milliméterenként 512 Gbps. A 3D összekötő rendszerre illesztve az eBrick építőkockákat az egyes chipletek között négyzetmilliméterenként 128 Gbps-os kapcsolat hozható létre, de tokozáson kívüli I/O funkciók bekapcsolására is van mód, méghozzá kétdimenziós alapon, UCie kapcsolatot használó ioBrick chipletek segítségével, amelyek milliméterenként 128 Gbps-os adatátviteli sávszélességgel bírnak.
Jelenleg a katalógus csak kevés chipletet tartalmaz, ezek között két négyzetmilliméteres eBrick formájában elérhető négymagos RiSC-V processzor, 5K LUT beágyazott FPGA, 3 MB-os SRAM, illetve 3 TOP/s-os teljesítményre képes gépi-tanulás gyorsító foglal helyet. A fejlesztő tervei szerint a katalógus idővel jelentősen kibővülhet, ezzel még ütőképesebbé válhat a platform.
A dolog azért is érdekes, mert az ASIC típusú chipek a kereskedelmi forgalomban kapható általános megoldásokhoz képest tízszer vagy akár százszor hatékonyabbak lehetnek mind költségek, mind pedig energiafogyasztás terén. Ezeknek a chipeknek a fejlesztése eddig rendkívül sokba került, éppen ezért sok alkalmazási területre egyszerűen el sem jutottak, hiszen ár/érték arány tekintetében nem volt életképes egy efféle fejlesztőmunka. A következő generációs „világmegváltó” lapkák elkészítéséhez szükség van arra, hogy az ASIC fejlesztés több nagyságrenddel egyszerűbb és olcsóbb legyen, gyakorlatilag ezért is alkották meg a ZERO ASIC fejlesztői a ChipMaker platformot.
A fejlesztés összességében életképesnek és ütőképesnek tűnik, de az egyelőre rejtély, mekkora sikert arat majd a piacon. A siker igazából csak attól függ, látnak-e benne fantáziát a piaci szereplők, illetve attól is, teljesíti-e a fejlesztőcsapat ígéreteit.
