A TSMC háza táján folyamatosan zajlik az újabbnál újabb csíkszélességek fejlesztése annak érdekében, hogy a nagy félvezetőipari bérgyártó mindig a lehető legmodernebb gyártástechnológiákat biztosíthassa megrendelői számára, méghozzá jó kihozatali arány és többféle opció mellett. A tajvani félvezetőipari bérgyártó eddig hivatalosan csak a 2 nm-es osztályú gyártástechnológiákról tett említést, amelyekkel kapcsolatban korábban elhangzott, a 2025-ös esztendőben debütálhatnak. A vállalat illetékesei utóbbit meg is erősítették a nemrégiben megrendezett IEEE International Electron Devices Meeting alkalmával, azaz most már biztos, hogy a 2 nm-es csíkszélesség 2025 folyamán tömegtermelésbe állhat, hiszen minden a terveknek megfelelően zajlik körülötte.

Ennél egy fokkal érdekesebb volt, hogy említést tettek az 1,4 nm-es osztályú csíkszélességről is, ami a hivatalos diák alapján az A14 elnevezést viseli. Ezzel a csíkszélességgel kapcsolatban egyelőre nem árulták el, pontosan mikor állhat tömegtermelésbe, csak annyi biztos, hogy fejlesztése már javában zajlik. Mivel az N2 gyártástechnológia 2025 végén debütálhat, az N2P érkezésére pedig 2026 végén számíthatunk, erősen valószínű, hogy az A14-es csíkszélesség 2027-ben vagy 2028-ban válhat elérhetővé.

Galéria megnyitása

Az új gyártástechnológia technikai paramétereivel kapcsolatban nem hangzott el túl sok konkrétum, ám az erősen valószínű, hogy ennél a node-nál még nem vetik be a CFET (Complementary Field Effect Transistor) technológiát, amelynél a tranzisztorokat vertikálisan rétegezhetik egymásra, de a vállalat már ismerkedik az eljárással, így a nem is oly távoli jövőben alkalmazását is megkezdhetik. Az A14 esetében jó eséllyel továbbra is a Gate-All-Around FET, azaz a GAAFET technológia lehet használatban, csak úgy, ahogy a 2 nm-es csíkszélességgel dolgozó N2 gyártástechnológia esetében is. A két említett csíkszélesség alkalmazásakor szükség lesz rendszerszintű optimalizációkra is annak érdekében, hogy az adott lapka maximálisan kiaknázhassa az új gyártástechnológiákban rejlő lehetőségeket, már ami a teljesítményt és az energiahatékonyságot illeti.

Levilágítás terén egyelőre kérdéses, melyik utat választja a tajvani félvezetőipari bérgyártó, ám van rá esély, hogy az A14 már a High-NA EUV (0.55 NA) típusú litográfiai eszközök köré épülhet. Abban az időszakban, amikor az A14 érkezik, számos egyéb szereplő, így például az intel is használja majd a következő generációs litográfiai eszközöket, így nincs kizárva, hogy a TSMC is bizalmat szavaz a technológiának. Noha a High-NA EUV alapú rendszerek számos előnyt kínálnak, újabb kihívások elé is állíthatják a chipgyártókat és a chiptervezőket, hiszen az újdonságok esetében a megvilágítási mező mérete feleakkora lesz, mint az aktuális EUV rendszereknél (0.33 NA).

2027 és 2028 persze még igen-igen messze van, addig még sok víz lefolyik a Dunán, sok minden változhat. Az A14 gyártástechnológiával kapcsolatban az elkövetkező hónapok és évek folyamán egészen biztosan tisztul majd a kép, hála a később érkező friss információknak.

Hírlevél feliratkozás
A feliratkozással elfogadom a Felhasználási feltételeket és az Adatvédelmi nyilatkozatot.

7 hozzászólás

A komment írásához előbb jelentkezz be!
ousiv2019
ousiv2019
2023. dec. 16. 18:18
#2

Most akkor a TSMC fejleszt,vagy az ASML?

marc23
marc23
2023. dec. 16. 10:58
#1

Akkor meg is marad a szilicium, mint alapanyag? M eddig arrol volt szo, h 1nm utan v kozeleben mar nem lehet sziliciuimot hasznalni, most meg mar 1,4nm en vagyunk lassan jon az 1alatti, most akkor megis jo a szilicium?

vrob98
vrob98
2023. dec. 17. 21:40

@enisherpa az 1nm a kacsa. Ezek csak marketing elnevezések, nem valós fizikai méretek. Pl. a TSMC N5 tranzisztor gate mérete 51 nm, az N3 45 nm, az Intel7 pedig 54 nm.

Vissza az oldal tetejére