A 3D DRAM technológiáról nagyon régóta beszél az iparág, ám eddig még egyetlen gyártó sem rukkolt elő saját megoldásaival a témában, manapság még csak a szokásos dizájnt alkalmazó DRAM chipek érhetőek el, ám ez a Samsung háza táján rövidesen változni fog. Erről a dél-koreai vállalat az elmúlt hét folyamán, a MEMCON 2024 alkalmával tett említést az Amerikai Egyesült Államokban, ahol részletezték a távolabbi terveiket is.
A jelenlegi memória-dizájn esetében a memóriacellák vízszintesen foglalnak helyet az adott szilíciumlapkán, ez pedig idővel, ahogy a csíkszélesség csökken, egyrme nehezebbé teszi a különböző interferenciák kialakulásának elkerülését, hiszen a tranzisztorok egyre közelebb helyezkednek el egymáshoz. A jelenlegi DRAM technológia alkalmazása mellett akár 62 milliárd tranzisztor is elhelyezkedhet egy szilíciumlapkán vízszintes orientációban, ám ez az elrendezés egyre inkább behatárolja a lehetőségeket.
Az iparági szereplők éppen ezért a 3D DRAM technológia fejlesztésén munkálkodnak a háttérben, azzal ugyanis lehetőség nyílik a memóriacellák vertikális rétegezésére, így a tranzisztorok közötti távolság szélesebb lehet, ami csökkenti az interferencia mértékét, valamint segít a cellasűrűség növelésében is, így adott területen több memóriacella elhelyezésére nyílik mód. A 3D DRAM chipek várhatóan 100 Gb-es kapacitásról indulnak, vagyis a jelenlegi legnagyobb kapacitású normál DRAM chipekhez képest háromszor nagyobb kapacitást kínálak – utóbbiak 36 Gb-esek.
A Samsung tervei szerint a 3D DRAM dizájn korai verziója már 2025 környékén debütálhat, ami a Vertical Channel Transistor (VCT) technológia köré épül. Ennek lényege, hogy a csatornát, amelyen keresztül az elektronok haladnak, vertikálisan helyezik el, körülötte pedig a kapuelektróda (gate) helyezkedik el, ami szokás szerint kapcsolóként funkcionál. Ezt a dizájnt várhatóan az első generációs 10 nm alatti gyártástechnológiával készíthetik el, ami két generációnyi távolságra helyezkedik el a ma alkalmazott csíkszélességtől, ami az 5. generációs 10 nm-es osztályú megoldás.
Utóbbi lényegében 12 nm-es csíkszélességnek minősül és 2023 közepén vezették be. A szóban forgó első generációs 10 nm alatti node várhatóan az évtized második felében debütálhat. A teljes cellával dolgozó kiadás, ami a kondenzátorokat is tartalmazza, várhatóan 2030 környékén jelenhet meg, erre a Samsung „Stacked DRAM” néven hivatkozik.
A 3D DRAM a várakozások szerint első körben a helytakarékos dizájnt igénylő eszközökben, például a noteszgépekben és az okostelefonokban kaphat helyet ugyanakkor az autóiparban is jó szolgálatot tehet, ugyanis az önvezető funkciók egyre inkább elterjednek majd, ezekhez pedig nagymennyiségű adatot kell valós időben feldolgozni, így mindenképpen szükség lesz ütőképes memória technológiára is. Az elemzők várakozásai szerint a 3D DRAM piac dinamikus növekedésre számíthat, 2030-ra mérete már a 100 millió dollárt is elérheti.
Ezzel egy időben a rivális Micron és az SK Hynix is dolgozik a 3D DRAM technológián, valamint a kínai vállalatok háza táján is zajlanak a fejlesztések.
