A Western Digital a RISC-V Summit alkalmával három fontos fejlesztést jelentett be, amelyek a RiSC-V utasításkészlet-arcitektúra (ISA) köré épülnek. Ezek között egy új processzormag, egy új gyorsítótár koherens memória összekötő (interconnect), illetve egy nyílt forráskódú RiSC-V utasításkészlet-szimulátor lapul, amelyek a tavalyi RiSC-V kötődésű kezdeményezés részeként érkeztek.

Az új RISC-V alapú processzormag a SweRV nevet viseli. Alapjait tekintve egy 32-bites, in-order (sorrendben történő kibocsátás) rendszerű megoldásról van szó, ami kétutas szuperskalár felépítést valósít meg, futószalagja pedig kilenc lépcsőből áll. Az új processzormag 28 nm-es CMOS csíkszélesség mellett akár 1,8 GHz-es magórajel elérésére is képes, teljesítménye 4,9 CoreMarks/MHz, ami az ARM Cortex-A15-höz képest picivel magasabb, ahogy az a lenti ábrán is látszik.

Az újdonság első körben a Western Digital flash vezérlőiben, illetve SSD-in kap helyet, 2019 első negyedévében pedig nyílt forráskódú projektté alakul át, így harmadik felek által is használhatóvá válik, ami segíthet a RISC-V architektúra hardveres és szoftveres terjedésében. Az új processzormag leginkább az adat-központú alkalmazási területeken rúghat labdába, vagyis az IoT szegmensben, a biztonságos feldolgozást igénylő munkafolyamatokban, valamint az ipari vezérlőrendszerekben számíthatnak rá a piaci szereplők.

A második fejlesztés az OmniXtend Cache Coherent Memoy Technology, amely Ethernet kapcsolaton keresztül működik. A Western Digital és a SiFive együttműködéséből született újítás jóvoltából tartós gyorsítótár kapcsolható a különböző processzorokhoz. A memória-központú rendszer-architektúra nyílt szabványú interfészeket biztosít az adatokhoz való hozzáféréshez, illetve azok megosztásához a különböző processzortípusok között, sőt, klasszikus processzorok mellett grafikus processzorok, gépi tanulást gyorsító vezérlők, FPGA-k, illetve egyéb megoldások is profitálhatnak belőle.

Az OmniXtend maximális sávszélességével kapcsolatban nem adott információt a Western Digital, de mivel Ethernet alapú megoldásról van szó, joggal remélhetjük, hogy hasonló teljesítményt nyújt, mint a többi hasonló alapokon nyugvó technológia. Az OmniXtend a következő generációs összekötő technológiákat is támogatni fogja, amelyek különböző processzorokat, az adattárakat, a memóriát és az I/O egységeket kapcsolják össze.

A Western Digital említést tett még a nyílt forráskódú SweRV utasításkészlet-szimulátorról is (ISS). A szoftver segítségével a fejlesztők szimulálhatják hogyan futnak le kódjaik a SweRV processzormagokon, ami jelentősen egyszerűsíti a különböző szoftverek fejlesztését, ami kiemelten fontos ahhoz, hogy a RISC-V architektúra terjedhessen a piacon. A WD szakemberei az említett szimulátort rengeteget használták a SweRV dizájn fejlesztésekor: a fejlesztők több, mint 10 milliárd utasítást futtattak le a SweRV processzormag dizájnjának hitelesítéséhez.

Hogy miért fordít ekkora figyelmet a WD a RISC-V fejlesztésére? Azért, mert a vállalat a 2015-ben létrehozott RISC-V Foundation egyik alapító tagja, de mellette még az AMD, az IBM, a Google, az Nvida, az NXP és a Qualcom is jelen van a tagok között. A Western Digital tavaly elhatározta, hogy éves szinten egymilliárdnál is több RISC-V processzormagot szállít majd le különböző adattárolóival. A vállalat tervei szerint végül majd minden termékében RISC-V alapúra cseréli a vezérlőket, így a leszállított RISC-V processzormagok száma duplájára növekszik, azaz a kétmilliárdot is meghaladja.