A TSMC bejelentette legújabb gyártástechnológiáját, amely az N2 nevet viseli. A 2 nm-es osztályú gyártástechnológia nemcsak azért bír nagy jelentőséggel, mert segítségével tovább folytatódhat az energiahatékonyság növelése és a teljesítmény emelése, hanem azért is, mert ez lesz a TSMC háza táján az első olyan node, ami immár az új GAAFET (Gate-All-Around Field Effect Transistor) technológia köré épül.
Ezek a tranzisztorok lényegében nanolemezes, vagy nanolapkás megoldások, amelyeknél a csatornákat mind a négy oldalról körbe veszi a kapuelektróda, ennek jóvoltából csökken a szivárgási áram. A csatornák szélességének módosításával további optimalizálásra van szükség: ha szélesítik a csatornát, az a teljesítménynek kedvez, ugyanis az átfolyó áram mennyisége növekszik, míg ha keskenyebb dizájnt alkalmaznak, akkor csökken a fogyasztás és a gyártás is költséghatékonyabb lehet. A tranzisztorok hatékony tápellátása hátoldali dizájnnal valósul meg, ami a gyártó mérnökei szerint segít az ellenállásokkal szembeni küzdelemben, illetve egyéb tulajdonságok terén is a lehető legjobbnak minősül.
A TSMC beszámolója szerint az N2 node esetében azonos órajel és komplexitás mellett az N3E node-hoz képest 25-30%-os fogyasztáscsökkentés érhető el, de ha a teljesítmény a fontosabb, akkor azonos fogyasztás és komplexitás mellett 10-15%-kal nagyobb teljesítmény elérésére van kilátás. Tranzisztorsűrűség tekintetében az új node nem hoz komolyabb előrelépést, ugyanis a sűrűségnövekedés mértéke mindössze 1,1x-es – az N5 és az N3E között ez az érték 1,3x-os. Persze azt is hozzá kell tenni, hogy a tranzisztorsűrűséget bizonyos formulák alkalmazásával határozzák meg, vagyis az alapokat képező elméleti chip esetében 50%-ot tesz ki a logikai áramkör, 30%-ot az SRAM, valamint 20%-ot az analóg részleg. A mai chipek igen nagy mennyiségben tartalmaznak SRAM-ot, ami nagyon csekély mértékben skálázódik, csak úgy, mint az analóg komponensek, így ennek fényében már nem túl meglepő a kép.
Hogy milyen lapkák készülnek majd az N2 gyártástechnológia használatával? A tervek szerint természetesen a csúcskategóriás okostelefonokba szánt modern SoC egységek, nagyteljesítményű processzorok, valamint csúcskategóriás grafikus processzorok – és alighanem az adatközpontok szegmensébe szánt gyorsítókhoz is felhasználják majd. Ezzel együtt a chipleteket alkotó lapkák gyártásához is bevethetik az új gyártástechnológiát, ám érkezésére még egy picit várni kell.
A tervek szerint valamikor 2025 második felében indulhat meg a tömegtermelés az N2 node használata mellett, vagyis a 2 nm-es osztályú gyártástechnológia köré épülő chipek leghamarabb is csak a 2025-ös esztendő végén, de inkább a 2026-os év elején jelenhetnek meg kereskedelmi forgalomban.
