Az Intel következő generációs processzor-mikro-architektúráival kapcsolatban éppen néhány hete szivárgott ki némi információ, ám a napokban ismét napvilágot látott néhány részlet az egyik távoli architektúrával kapcsolatban, ami a Panther Cove nevet viseli, és ami a P-Core részleg, vagyis a teljesítményre hangolt processzormagok alapját adja majd. Ez az architektúra a hírek szerint jókora előrelépést hoz majd az órajelenként végrehajtható műveletek száma (IPC) terén, ezzel együtt pedig egy új utasításkészletet is támogat majd, ami APX néven debütálhat.

Az értesülések szerint a Panther Cove architektúra jóvoltából alaposan átalakul majd a P-Core részleg tagjainak felépítése, lényegében ez járul hozzá a hatalmas IPC növekedéshez, ám ennek pontos mértékét egyelőre nem taglalták, ami igazából nem is túl nagy meglepetés. Fontos viszont, hogy ez az architektúra AVX10 és APX támogatással egyaránt rendelkezik majd, érkezésére pedig a Cougar Cove után számíthatunk, ami a Lion Cove után jelenhet meg. Utóbbi a Lunar Lake mobil processzorok és az Arrow Lake sorozat tagjainak fedélzetén teljesít szolgálatot, mindkettő a Core Ultra 200-as szériát erősíti.

A pletykáló szerint az Intel várhatóan visszatér a „Tick-Tock” stratégiához, amit a 2010-es években, illetve már előtte is alkalmaztak. A korábbi gyakorlat alapján ez azt jelentené, hogy minden második évben érkeznek új architektúra, a kettő között pedig csíkszélesség-fejlesztés történne és az architektúra további optimalizálására is sor kerülne. Ha tényleg így lesz, akkor a Cougar Cove a Lion Cove után, a „Tock” fázisban érkezne, míg most, a Lion Cove esetében a „Tick” fázisban vagyunk, vagyis jelentős architekturális változásoknak lehetünk szemtanúi az előző generációs megoldásokhoz képest. A Panther Cove lényegében a következő „Tick” ütem lenne, ami megmagyarázza, miért is következhet be nagy előrelépés IPC terén – gyakorlatilag azért, mert architekturális szempontból nagy változásokat hoz.

Na de mi az az APX utasításkészlet? A hírek szerint ez az Intel Advanced Performance Extensions rövidítése, ami a teljes X86-os utasításkészlet kibővítésének tekinthető. Az APX révén több regiszterek és számos új funkció jelenhet meg, amelyekkel növekedhet az általános célú számítási teljesítmény, ez pedig nem igényel jelentős TDP növekedést, illetve a szilícium lapka területének növelésére sincs szükség a gyorsulás biztosításához. Az APX várhatóan duplájára növeli az általános célú regiszterek számát, így azokból 16 helyett 32 állhat rendelkezésre, ami lehetővé teszi a fordító számára, hogy több értéket tároljon a regiszterekben, ezzel növelve teljesítményét.

Ezzel egy időben új opciók válnak elérhetővé a load, a store, illetve a compare/test utasítások esetében, amelyekkel ellensúlyozhatóak az out-of-order rendszerű processzor-architektúráknál tapasztalható kihívások, már ami a teljesítményt illeti. Az új opciók jóvoltából a modern processzoroknál alkalmazott fejlett elágazás-becslőkből eredő problémákat próbálják kezelni, vagyis a hibás becslések számát csökkentik, ezzel pedig a hibás becslésekből eredő, a teljesítményt csökkentő büntetésekre próbálnak hatékonyan reagálni.

Az egyelőre nem derült ki, hogy a Panther Cove pontosan mikor érkezik, de ha a jelenlegi nevezéktan használatban marad, akkor jó eséllyel a Coe Ultra 400-as sorozatban foglalnak majd helyet a köré épített processzorok.