A HBM memóriachipek piaca rendkívül dinamikusan növekszik, ami lényegében annak köszönhető, hogy a nagy adatátviteli sávszélességet kínáló memóriatechnológia manapság nélkülözhetetlen összetevője a modern és nagysebességű AI gyorsítóknak. Ebből a lehetőségből a nagy memóriachip-gyártók mindenképpen próbálnak profitálni, ezt teszik a Samsung illetékesei is: a dél-koreai óriásvállalatnál még idén elkészülnek az első kézzel fogható HBM4-es memóriachip-szendvicsek, a következő év elején pedig már az első mintapéldányokat is szállítani fogják a partnerek számára.

Az iparági források szerint ezek a HBM4-es szabványú memóriachip-szendvicsek a vállalat legmodernebb 10 nm-es osztályú DRAM gyártástechnológiáját alkalmazzák majd, míg azt az alap lapkát, amire a memórialapkák kapcsolódnak (Base Die), 4 nm-es osztályú csíkszélességgel állítják elő. Ahogy ezek a lapkák elkészülnek, még össze is kell őket illeszteni, hogy egyetlen tokozásba kerülhessenek. A „tape out” fázist követően, vagyis azután, hogy az első HBM4-es memórialapkák elkészültek, legalább két hónapra lesz szükség ahhoz, hogy a lapkákat és az alap lapkát egy tokozáson belülre tudják integrálni.

Amennyiben ez a folyamat sikerrel zárul, a kész HBM4-es memóriachip-szendvicsek tesztelése meg is indulhat, de először még csak házon belül, majd ha minden rendben zajlik, később a piacvezető partnerek számára is elkezdhetik leszállítani az első mintapéldányokat. A HBM4-es Samsung memóriachipek tesztelését követően dönthetnek majd az egyes szereplők, hogy azok megfelelnek-e következő generációs AI és HPC piaci gyorsítóikhoz. Közben a Samsung várhatóan 2025 végén el is kezdheti az új memóriachipek sorozatgyártását is, igaz, ez egyelőre csak iparági pletyka, ugyanis a pontos ütemtervet nem osztották meg a publikummal.

A HBM4-es memóriachipeknél immár 2048-bites memória-adatsín lesz érvényben, az első chipek pedig 24 Gb-es és 32 Gb-es lapkarétegekből állnak majd, felépítés terén pedig négy-, nyolc-, tizenkettő-, valamint tizenhat-rétegű megoldások készülhetnek, az egyes lapkák között TSV kapcsolattal (Through-Silicon-Via), amelynek sávjai függőlegesen haladnak át a teljes memóriachip-szendvicsen.

Az egyelőre nem világos, hogy a Samsung első HBM4-es memóriachipjei pontosan milyen konfigurációban készülhetnek, de az iparági információk arra utalnak, hogy 12-Hi, azaz 12 darab HBM4-es memórialapkát tartalmazó megoldással rukkolnak elő, amelynek sorozatgyártása, már a következő év második felében megindulhat. A sebesség szintén kérdéses, az viszont biztos, hogy a JEDEC tervei szerint első körben 6,4 GT/s-ig terjed majd a tempó.

Közben a riválisok és gőzerővel készülnek a HBM4-es memóriachipek rajtjára, az SK hynix például a TSMC-vel együttműködve fejleszt alap lapkákat a HBM4-es memóriachipjeihez. Ezek a megoldások 12 nm-es osztályú és 5 nm-es osztályú csíkszélességgel készülnek majd: a 12 nm-es verziók költséghatékonyak lesznek, amelyek interposeren keresztül kapcsolódnak a kiszolgáló processzorhoz, míg az 5 nm-es változatok sűrűbb felépítéssel rendelkeznek majd, így kiválóan alkalmasak lesznek arra, hogy közvetlenül a processzor vagy a grafikus processzor fedélzetére integrálják őket.