A WikiChip munkatársai egy érdekes elemzést készítettek, amelynek keretén belül azt vizsgálták, mekkora tranzisztorsűrűség-növekedést képviselhet a TSMC N5P gyártástechnológiája a ma széles körben hasznát, DUV alapokon nyugvó N7 csíkszélességhez képest. Ahogy az a korábbi információkból már kiderült, a TSMC 5 nm-es gyártástechnológiája (N5) már régen kísérleti termelésbe állt, a tömegtermelés pedig már áprilisban vagy májusban megindulhat, természetesen attól függően, az ütemtervbe mennyire szól bele a COVID-19 járvány. Tajvanon utóbbi miatt már több intézkedést is hoztak, amelyek miatt a Computex 2020 megrendezése is veszélybe került – erről egyik korábbi hírünkben számoltunk be.
No de térjünk vissza az N5P node-ra, ami az N5-bevezetéséhez képest egy évvel később válik elérhetővé, legalábbis az aktuális tervek szerint. Az elemzés alapján a „második generációs” 5 nm-es gyártástechnológia nagyjából 84-87%-kal nagyobb tranzisztorsűrűséget hozhat az első generációs 7 nm-es csíkszélességhez képest (N7), ami igen komoly előrelépésnek tűnik. A TMSC korábban 84%-os növekedésről beszélt, ám a WikiChip szerint ez valójában inkább 87% körüli lesz. Az N5P esetében arra számíthatunk, hogy négyzetmilliméterenként 171,3 millió tranzisztor állhat rendelkezésre, míg az N7 esetében ez a szám „csak” 91,2 millió volt.
További érdekesség, hogy az N5P esetében azonos órajel mellett 30%-kal alacsonyabb fogyasztás érhető el, de ha fogyasztás a fő szempont, akkor azonos fogyasztás mellett 15%-kal magasabb órajelet lehet bevetni, mint az N7 esetében. A maximális sebesség terén várható növekedés 25%-os lesz.
Az 5 nm-es node iránt már több partner is érdeklődik, ám a legnagyobb megrendelő várhatóan az Apple lesz: a vállalat a következő generációs mobileszközökbe szánt A14-es SoC egységet gyártatja majd le ezzel a csíkszélességgel.
