Az AMD régóta várt Strix Halo APU egysége, ami igen komoly teljesítményt zsúfol össze egy viszonylag kis területre, rövidesen elérhetővé válik kereskedelmi forgalomban, a róla szóló teszteket igazából már lehet is publikálni. Ennek köszönhetően arra is fény derült, konkrétan hogyan épül fel egy Strix Halo lapka. Az információkat az ASUS kínai részlegének vezetője, Tony Yu, valamint Decap és Kurnal szállította.
Maga a Strix Halo APU a RYZEN AI Max sorozat alapjául szolgál és tényleg igen komoly tűzerővel rendelkezik. A SoC fedélzetén összesen 16 darab ZEN 5 alapú processzormag sorakozik, amelyek az SMT támogatás jóvoltából összesen 32 szálon dolgozhatnak. Tartozik melléjük egy igen masszív iGPU is, ami összesen 40 darab aktív CU tömböt foghat munkára és az RDNA 3.5-ös architektúrában rejlő lehetőségeket próbálja kamatoztatni. Annak érdekében, hogy a memória-sávszélesség is megfelelő lehessen, a SoC kaphat még maximum 128 GB-nyi memóriát is.
A nagy felbontású fotók alapján elég sok érdekességre fény derül, például arra is, hogy a CCD tömböket kissé finomhangolták, így a 67,07 négyzetmilliméteres kiterjedésű lapkák és az I/O lapka közötti távolság nagyjából 2 milliméterrel csökkent, ami jótékonyan hathat a memória-késleltetés alakulására is. Ezek a CCD-k továbbra is támogatják a 3D V-Cache típusú gyorsítótár alkalmazását, ugyanis megvannak az ehhez szükséges TSV kapcsolatok a lapkákon. A többi komponens nagyjából hasonló ahhoz, amit a normál ZEN 5 alapú processzoroknál láthattunk, vagyis minden egyes processzormag mellé 1 MB-nyi L2 Cache társul, valamint egy 32 MB-os megosztott harmadszintű gyorsítótár is a felszereltség részét képezi.
A két CCD lapka alá került az I/O lapka (cIOD), ami ebben az esetben is a processzormagokon kívüli (uncore) komponenseket tartalmazza. Ez a lapka 307,58 négyzetmilliméteres kiterjedéssel bír, a terület többségét a 40 CU tömbből álló iGPU foglalja el, amelynél a CU tömbök 20 darab Workgroup Processor formájában érhetőek el, természetesen az RDNA 3.5-ös architektúrára alapozva. Ahhoz, hogy az új mobil APU megfelelő memória-sávszélességgel dolgozhasson, természetesen szükség volt egy ütőképes memória-alrendszerre is, ami ebben az esetben nyolc darab 32-bites memóriavezérlőből áll, ezek mindannyian LPDDR5X típusú fedélzeti memóriához kapcsolódhatnak.
A fedélzeti memória mellett jelen van még a kínálatban egy 32 MB-os LLC, azaz utolsó szintű gyorsítótár is, ami a GPU két része között foglal helyet, egyenlően elosztva – ez is arról gondoskodik, hogy az iGPU hatékonyan kihajtható legyen. A 256-bites memória-adatsín az iGPU mellett a processzormagokat, illetve az NPU-t is kiszolgálja.
NPU fronton egy 50 TOPs számítási teljesítményű megoldással van dolgunk, am az iGPU balján foglal helyet, és ami bizonyos esetekben akár még egy GeForce RTX 4090-es videokártyát is maga mögé tud utasítani, ha AI-hoz kapcsolódó műveletek gyorsításáról van szó. Az XDNA2 alapú NPU mellett jelen van még a lapkán néhány I/O vezérlő is, amelyek PCI Express 4.0 x16-os csatolófelületet, valamint USB4, USB 3.2 és USB 2.0 támogatást biztosítanak. Itt kapott helyet továbbá a kijelzővezérlő és a két médiamotor is, amelyek a H.264-es, a H.265-ös, illetve az AV1-es kodekek kezelését támogatják. Mindent összegezve, a strukturális szilíciumterületeket is beleszámolva, összesen 441,72 négyeztmilliméteres kiterjedéssel bír a lapka, azaz abszolút nem kicsi – egyes források persze 475 négyzetmilliméterről tesznek említést.
Az új mobil APU egység köré épülő első noteszgépek várhatóan már 2025. február 25-én elérhetővé válnak kereskedelmi forgalomban, és idővel egyre több vállalat kínálatában jelennek majd meg.
