Az Intel a VLSI Symposium alkalmával elárult néhány technikai adatot az érkező 18A node tulajdonságival kapcsolatban. Ez a gyártástechnológia a tervek szerint 2025 második felében állhat tömegtermelésbe, és egyebek mellett a konzumerpiaci Panther Lake, illetve az adatközpontok szegmensébe szánt Clearwater Forest Xeon processzorok alapját adja majd.
A 18A gyártástechnológia immár Gate-All-Around felépítésű tranzisztorokat használhat, a tápellátást pedig a hátoldalon keresztül oldják meg a PowerVia Backside Power Delivery technológia keretén belül, amelynek köszönhetően egy teljesen új architektúrát kellett készíteni hozzá a fémrétegek esetében. Azzal, hogy a tápellátást a hátoldalon vezetik el, sikerült az egyes egységek között kapcsolatot teremtő vezetők távolságát csökkenteni a kritikus rétegek esetében, valamint sikerült extra helyhez jutni a felső rétegeknél, ami összességében segíteni fog a kihozatali arány javításában, illetve egyszerűbbé teszi a gyártást is.
A 18A csíkszélesség a szabványos tesztek szerint látványos előrelépést hoz az Intel 3 gyártástechnológiához képest, ezt egy ARM processzormag-blokk segítségével mérték ki. Azonos komplexitás mellett nagyjából 15%-kal magasabb teljesítményt tudott felmutatni a szóban forgó egység, miközben ugyanazt a fogyasztást produkálta, mint az Intel 3 node segítségével készített verzió. Ahogy 1,1 V-os üzemi feszültséget állítottak be mindkét tesztchipnél, azt látták, hogy extra fogyasztás nélkül akár 25%-kal nőtt az órajel, míg 0,75 V-os üzemi feszültség mellett a teljesítmény 18%-kal nőtt az Intel 3 node alatt elérhető szinthez képest, miközben a fogyasztás közel 40%-kal alacsonyabb lett.
Az új node természetesen jókora változásokat hoz cellamagasság terén, ami azt eredményezi, hogy a teljesítményre hangolt cellák 180 nanométer magasak, míg a magas sűrűségű dizájnok esetében 160 nanométeres magasság körvonalazódik – mindkét érték előrelépés az előző generációs node képességeihez képest. Az előlapi fémrétegek szám 12 és 19 közöttiről 11 és 16 közöttire csökkent az Intel 18 A esetében, miközben három extra hátlapi réteget vetettek be, amelyek a PowerVia támogatáshoz, azaz a hátoldali tápellátáshoz szükségesek – ilyesmit az Intel 3 esetében még nem alkalmaztak. Az M1 és az M10 közötti rétegeknél az egyes egységek közötti helyköz mérete 60 nanométerről 32 nanométerre csökkent, ami a feljebb lévő rétegeknél ismét magasabb lesz a hátlapi tápellátásból fakadó extra hely jóvoltából. A Low-NA EUV levilágítást az M0 és az M4 közötti rétegeknél használják, ahol a gyártáshoz szükséges maszkok számát 44%-kal sikerült csökkenteni, ezzel egyszerűbbé és hatékonyabbá vált a gyártási folyamat.
Az Intel 18A gyártástechnológiája összességében ígéretes tulajdonságokkal rendelkezik, legalábbis papíron. A gyártó az év második felében tömegtermelésbe állíthatja az új node-ot, amennyiben minden a terveknek megfelelően alakul. A kísérleti termelés már jelenleg is zajlik, a tapasztalatok pedig egyelőre pozitívak.
