Az AMD-hez hasonlóan az Intel is tartott egy érdekes előadást a február 22-től 26-ig tartó ISSCC 2015 konferencia alkalmával, amelyen a gyártástechnológiával kapcsolatos újításoké, illetve a jövőkép felvázolásáé volt a főszerep.
A vállalat jelenleg a 14 nm-es csíkszélességnél tart, amelynek bevezetése nem volt olyan zökkenőmentes, mint azt korábban várhattuk. A 14 nm-es s Tri-Gate eljárás azóta persze lendületbe jött, így egyre több területen veti be a vállalat. Az ISSCC 2015 alkalmával több új, 14 nm-es gyártástechnológiával készülő chipről is lehullott a lepel.
Ilyen újdonság volt egy adattovábbító chip, amely 16 Gbps és 40 Gbps közötti adatátviteli sebességet kínál, de a cég bemutatott egy speciális soros csatolót is, amely a legalacsonyabb fogyasztású 10 Gbps-os soros csatolók táborát erősíti. Utóbbi chipből a működő példány mindössze 59 milliwattos fogyasztás mellett üzemel.
A fentiek mellett egy speciális SRAM lapkáról is szó esett, amely a világ legkisebb bitcelláit alkalmazza. A házon belül kifejlesztett 84 Mb-es , azaz 10,5 MB-os megoldás hatalmas adatsűrűséggel rendelkezik: a 22 nm-es megoldásokhoz képest kétszer nagyobb az adatsűrűsége, ami négyzetmilliméterenként 14,5 Mb-es kapacitást takar. Ezzel együtt energiahatékonysága is kiváló, ugyanis adott órajelen sokkal alacsonyabb minimális üzemi feszültséget is alkalmazhatnak nála, mint egy 22 nm-es megoldásnál. A diagram szerint 0,6 voltos üzemi feszültség mellé 1,5 GHz-es órajel társítható, de a feszültség emelésével ezt akár 3 GHz-ig is lehet skálázni az órajelet. Ugyan a 84 Mb-es SRAM nem tűnik nagy számnak, de az Intel szerint az eljárás remekül skálázható akár 100 Mb-ig is, később pedig akár ennél nagyobb kapacitás is elérhető.
Érdemes megemlíteni, hogy ezzel egy időben még 22 nm-es fejlesztések is zajlanak, ám ezek átlagfelhasználói szemmel kevésbé érdekesek – a chipek jellege miatt. Sokkal érdekesebb az, hogy milyen csíkszélességek fejlesztésén munkálkodik a gyártó.
A 14 nm után a következő lépcső a 10 nm lesz, amely a gyártó törekvéseinek köszönhetően már nem szenvedhet olyan csúszást, mint amit a 14 nm-es Tri-Gate eljárásnál tapasztalhattunk. A tapasztalatok kamatoztatásával a 10 nm-es csíkszélesség bevetése sokkal hatékonyabban történik majd, ami annak köszönhető, hogy a fejlesztés minden szintjén jobbak a tesztek. A módosítások eredményeként a 10 nm-es kísérleti gyártósorok 50%-kal gyorsabbak, mint a 14 nm-esek voltak. A 10 nm-es gyártástechnológia esetében az extra maszkolási lépések mindenképpen emelik a gyártási költségeket, a változtatások hatására a tranzisztoronkénti gyártási költség mégis csökken, méghozzá úgy, hogy ehhez új mintázó eljárást sem kell bevetni. Az EUV litográfia bevetésének lehetősége természetesen felmerült, ám ennek az eljárásnak az alkalmazását az Intel illetékesei el szeretnék kerülni, ameddig csak lehetséges, ugyanis az EUV fejlesztése lassabban halad, mint várták.
A 10 nm-es gyártástechnológia után a következő lépés a 7 nm lesz, ám ehhez már új anyagok és új eljárások bevetésére lesz szükség, plusz a gyártástechnológia-fejlesztő és a terméktervező részlegek közötti együttműködés is új szintre kell emelkedjen majd. A gyártó mérnökei persze a 7 nm-es gyártástechnológia jelentette kihívások leküzdése mellett egyéb területek felé is kacsintgatnak.
A cég a tokozási technológiák területén is végez kutatásokat és fejlesztéseket, méghozzá kétféle terepen: a 2,5D és a 3D tokozások terén. Ezek az eljárások persze nem helyettesítik a fejlettebb csíkszélességeket, sokkal inkább kiegészítik azokat. A 2,5D eljárás lényege, hogy kettő vagy több lapkát helyeznek el egy tokozáson belül, a lapkák pedig egymás mellett foglalnak helyet – ezt a megoldást jellemzően komolyabb fogyasztás mellett üzemelő megoldásoknál vethetik be.
A 3D eljárásnál az egyes lapkák ugyancsak egy tokozáson belül foglalnak helyet, ám itt már nem egymás mellett, hanem egymáson helyezik el őket – ez az eljárás az alacsonyabb fogyasztású, helytakarékosságra törekvő megoldásoknak kedvez.
Ezek a speciális tokozási technológiák több előnyt is rejtenek. Segítségükkel a gyártó a különböző lapkákat eltérő, az adott lapka igényeinek leginkább megfelelő gyártástechnológiával készítheti, majd egy tokozásba integrálhatja őket, ami mind teljesítmény, mind pedig helytakarékosság tekintetében előrelépést jelent. Ez azért jó, mert nem kell minden részegységet egyetlen szilícium lapkára tervezni, és így nem kell őket azonos csíkszélességre ültetni. Az említett tokozási eljárásokkal még magasabb szintre emelhető az integráció: a GPU, a CPU, illetve az északi- és déli híd mellett akár rendszermemória, adattár vagy analóg kommunikációs lapka is helyet kaphat egy tokozáson belül.
A konferencián elhangzott még egy érdekesség, ami a gyártástechnológia-fejlesztés stratégiájáról ad képet. Broadwell fronton CPU architektúra szintjén az Intel illetékesei szerint az volt a kitűzött cél, hogy minden egyes százaléknyi fogyasztásnövekedés mellé sikerüljön felmutatni 2%-nyi teljesítmény- vagy energiahatékonyság-növekedést, azaz a szokásos 1:1 szintnél magasabbra helyezték a lécet. A jelek szerint ez az elvárás 10 nm-en, illetve az azt követő csíkszélességek esetében is marad, azaz meglehetősen érdekes évek elé nézünk.
