Az IBM egy igen komoly mérföldkőről adott hírt, ami lényegében egy teljesen új gyártástechnológia. A nanolapkákat használó 2 nm-es csíkszélesség segítségével már készült is egy 300 milliméteres átmérőjű szilícium ostya, ami tele van az említett gyártástechnológiát alkalmazó chipekkel, igaz, a fejlesztés még mindig zajlik, vagyis jelenlegi formájukban ezek a chipek nem alkalmasak tömegtermelésben résztvevő megoldások gyártására.

Az aktuális mérföldkő így is meglehetősen impresszív, ugyanis a gyártó elmondása szerint az új gyártástechnológia köré épülő lapkák ugyanakkora fogyasztás mellett 45%-kal nagyobb teljesítményt tudnak kínálni, vagy ugyanakkora teljesítményhez 75%-kal kisebb fogyasztást produkálnak, mint napjaink 7 nm-es csíkszélességével készülő chipjei. A gyártó szerint egy körömnyi területen akár 50 milliárd tranzisztor is elférhet, ami igen komolyan hangzik, viszont jobb lett volna, ha a számot konkretizálják, vagyis megadhatták volna azt is, egy négyzetmilliméternyi területre hány tranzisztor fér a fejlesztés jelenlegi állapotában.

Azt persze érdemes kiemelni, hogy a 2 nm-es csíkszélesség igazából nem a tranzisztorok fizikai méretét jelöli, sokkal inkább egy, a marketing által „kitalált” mérőszámról van szó, ami azt hivatott megmutatni, hogy a külsős gyártók által kifejlesztett gyártástechnológiákhoz képest hol tart az IBM megoldása, ha a fogyasztást és a teljesítményt helyezzük górcső alá. Persze ez nem újdonság, a csíkszélesség-számozás eddig is inkább marketingfogásnak minősült, nem azt takarta, hogy egy-egy tranzisztor konkrétan mekkora méretben készül az adott gyártástechnológiánál.

A gyártó megmutatta, hogy néz ki a 2 nm-es csíkszélességgel készülő tranzisztorok hatos csoportja – ezek a tranzisztorok jelentősen eltérnek például az Intel 22 nm-es és 14 nm-es gyártástechnológiájával készített társaiktól. Az új dizájn három darab egymásra rétegezett vízszintes szilícium-nanolapkát tartalmaz, egy-egy ilyen nanolapkát pedig teljesen körbevesz a kapuelektróda. Lényegében ez a felépítés a GAA (Gate-all-around) technológia alapja, ami abban segít, hogy csökkenjen a szivárgási áram, ami a tranzisztorok kikapcsolását akadályozza. Ez a jelenség a csíkszélesség-váltásokkal egyre nagyobb kihívás elé állítja a fejlesztőket, még akkor is, ha a kapuelektróda három oldalról körbeveszi a csatornát, ahogy azt a FinFet tranzisztoroknál láthatjuk.

Az IBM diái alapján a 2 nm-es nanolapkás tranzisztorok esetében a három darab nanolapkát tartalmazó réteg, amit a kapuelektródák körbevesznek, 75 nanométer magas. Minden egyes nanolapka 5 nanométer x 40 nanométeres mérettel bír, a kapuelektróda hossza 12 nm, míg a tranzisztortávolság 44 nanométer.

A 2 nm-es gyártástechnológia az első olyan megoldás, ami már a chip FEOL (Front-End-Of-Line) részén is használ EUV levilágítást, ahol a tranzisztorok és a hozzájuk tartozó komponensek készülnek – itt a kapuelektródára és a nanolapkákra kell gondolni. A jelenleg használt tranzisztortechnológiáknál ehhez képest MOL (Middle-of-Line) eljárás van érvényben, vagyis ott használják az EUV mintázást, ahol a chipek összekötői és a tokozással kapcsolatos részek készülnek.

Az IBM ezeken kívül egyéb érdekes fejlesztéseket is készített, az egyik ilyen az iparág első Bottom Dielectric Isolation technológiája, ami segít abban, hogy az első nanolapkánál ne jöjjön létre szivárgási áram, ezáltal a kapuelektróda mindössze 12 nanométer hosszú lehet. Sajnos a gyártó nem árult el még minden részletet az új technológiával kapcsolatban, ami igazából nem is csoda, hiszen a fejlesztéssel kapcsolatos műveletek még folynak, így csak később adnak ennél részletesebb tájékoztatást.

Annyi még kiderült, hogy az új technológiával készített 300 milliméteres szilícium-ostya az ASML egyik gépén, a TwinScan NXE:3400B típusú masinán készült, ami EUV levilágítást használ, ahogy fentebb már említettük. Ráadásul a chip összes kritikus fontosságú rétegénél egyszeres EUV levilágítást használnak, beleértve a fentebb említett FEOL részt is, ezáltal csökken a folyamat komplexitása, hiszen kevesebb lépésre és optikai maszkra van szükség, plusz javul a termelékenység is a többszörös mintázáshoz képest. Ez a technológia 15 nanométer és 70 nanométer közötti szélességű nanolapkák gyártására alkalmas, ezáltal a különböző gyárak eléggé nagy rugalmassághoz juthatnak.

Az IBM persze manapság már nem rendelkezik chipgyártó üzemmel, azt ugyanis még 2014 folyamán értékesítették, az új tulajdonos pedig az AMD kiszervezett gyárait tömörítő GlobalFoundries lett. A kutatással és fejlesztéssel kapcsolatos munka ezután is tovább folyt házon belül, sőt, egy 3 milliárd dolláros „Seven Nanometers and Beyond” névre keresztelt kutatási programot is elindítottak, amelynek keretén belül számos fontos fejlesztés készült már el eddig is. A vállalat a különböző fejlesztéseket partnerei számára értékesíti, az egyik ilyen kulcsfontosságú partner a Samsung, aki egyébként éppen az IBM Power10 processzorait gyártja, méghozzá az IBM-mel közösen kifejlesztett 7 nm-es csíkszélesség használata mellett.

Az új fejlesztés később nemcsak a Samsung számára lesz elérhető, hanem egyéb partnerek számára is, akik között egyebek mellett az Intel is jelen van. Az Intel most éppen egyre nagyobb hangsúlyt fordít arra, hogy a félvezetőgyártás terén összeszedett lemaradását mielőbb ledolgozza, illetve idővel ismét élvonalbeli vállalattá lépjen elő ebben a szegmensben. A folyamatban alighanem az IBM fentebb említett technológiája is nagy segítség lesz majd hosszabb távon.

A sajtóközlemény néhány igazán hangzatos előnyt is kiemelt, ami a 2 nm-es nanolapkás dizájnhoz kapcsolódik.

Arról egyelőre nincs hír, hogy a 2 nm-es nanolapkás gyártástechnológia pontosan mikor állhat tömegtermelésbe, de a dolgok jelenlegi állását elnézve erre még akár több évet is várni kell majd.