A TSMC N2 gyártástechnológiája, ami a vállalat legmodernebb, 2 nm-es osztályú csíkszélessége, a jelek szerint óriási érdeklődést generál az ügyfelek részéről. A vállalat alelnöke, Kevin Zhang nemrégiben arról számolt be, hogy a 3 nm-es osztályú csíkszélességnek minősülő N3-hoz képest az N2 esetében négyszer több chip éri el mostanság az úgynevezett „tape out” fázist, vagyis azt az állapotot, amikor a virtuális tervekből kézzel fogható lapkák lesznek.
Ez azt mutatja, hogy a vállalat ügyfelei, akik között számos régi, megbecsült ügyfél foglal helyet, nagyon várták az N2 node érkezését, sokan az N3 helyett rögtön az N2-re váltottak annak érdekében, hogy a korábbi csíkszélességhez képest még nagyobb előrelépést érhessenek el fogyasztás, teljesítmény, illetve tranzisztorsűrűség terén. Ez nem is csoda, hiszen az N2 több területen is jókora javulást nyújt, például elsőként alkalmazza a TSMC GAAFET, azaz Gate-all-Around FET típusú nanolapkás tranzisztor-technológiáját.
Az N2 node a TSMC szerint az előző csúcskategóriás csíkszélességhez képest azonos lapka-komplexitás és azonos fogyasztás mellett akár 15%-kal nagyobb teljesítményt nyújthat, de ha a fogyasztáscsökkentés fontosabb szempont, akkor azonos teljesítmény és azonos lapka-komplexitás mellett akár 30%-os fogyasztáscsökkenést is el lehet érni vele. A chiptervezők ennek hatására jelentős gyorsulást érhetnek el ugyanakkora fogyasztáskeret mellett, vagy akár harmadával is csökkenthetik a fogyasztást, miközben azonos teljesítményszintet kaphatnak – az N3E-hez viszonyítva. Az előnyök közé tartozik továbbá a tranzisztorsűrűség növekedése is, amelynek mértéke jelen esetben 15%, azaz ugyanakkora tranzisztor-büdzsé mellett kisebb lapka készülhet, de azt is választhatja a fejlesztő, hogy ugyanakkora lapkaméret mellett több tranzisztort használ. Igény szerint arra is van lehetőség, hogy nagyobb lapkaméret mellett több tranzisztort használjanak és így nagyobb teljesítményt érjenek el.
Az N2 gyártástechnológia tehát hatalmas népszerűségnek örvend, igaz, egyelőre még nem képvisel komolyabb részesedést a gyártó árbevételében, pedig 2025 negyedik negyedéve óta zajlik vele a nagy volumenű termelés. Ez alighanem rövidesen megváltozik, ugyanis számos partner készít N2 alapú chipeket, gondoljunk csak az AMD ZEN 6 alapú Venice processzoraira, az Apple A20 Pro SoC egységeire, amelyek az iPhone 18 Pro fedélzetén kapnak helyet, illetve számos egyéb fejlesztés is épül majd az új node köré, amelyek gyorsan felpörgetik az N2 node árbevétel-generáló képességét. Az N2 jelenleg csak a vállalat teljes árbevételének 3%-át adja, míg az N3 esetében ez az érték 30%, a legtöbb árbevételt pedig az 5 nnm-es osztályú node-ok hozzák, beleértve az N5-öt is, azaz 33%-os részesedéssel büszkélkedhetnek.
Az „alap” N2 után érkezik majd az N2P is, ami további előrelépést hoz energiahatékonyság és teljesítmény terén, bevetésére pedig már az év második felében sor kerülhet. A következő az N2X lesz, ami 2027-ben debütál, 2028 folyamán pedig az N2U is tiszteletét teszi a piacon. Az új node-ok köré épülő konkrét fejlesztésekről később eshet szó, ahogy tömegtermelésbe állításuk időpontja egyre közelebb kerül. A 2 nm-es osztályú node-ok nagy jelentőséggel bírnak, meg is tesz a nagy tajvani félvezetőipari bérgyártó mérnökcsapata mindent annak érdekében, hogy a vásárlók várakozásainak és igényeinek megfeleljenek, illetve a korábbi útiterveknek megfelelő ütemezés szerint, megbízhatóan és stabilan érkezzenek.
Közben a vállalat a gyárépítésre és gyárbővítésre is kiemelt figyelmet fordít: Arizona területén az elkövetkező évek folyamán mintegy 100 milliárd dollár értékű tőkeberuházást hajt végre, amiből nagyjából 30 milliárd dollárt tesz ki az ellátási lánc fejlesztése.
