A TSMC csapata egy rendkívül fontos információt osztott meg a napokban a publikummal a North American Technology Symposium alkalmával, ami alapján úgy tűnik, hiába alkalmaz az N2 node egy teljesen új tranzisztor-architektúrát a Gate-All-Around formájában, mégis sikerült igen-igen hatékonyan áttérni az új technológiára, a hibasűrűség alakulása várakozásokon felül alakult. A TSMC csapata szerint az N3, az N5, illetve az N7 node-ok esetében egyaránt magasabb volt a hibasűrűség akkor, amikor a tömegtermelés beindításáig már csak két negyedév volt hátra – az N2 node az ütemterv szerint pont itt áll. Ezek alapján a vállalat gond nélkül el tudja majd indítani a tömegtermelést az év negyedik negyedévében, ahogy azt tervezték.

Az előző generációs gyártástechnológiák, mint például az N3, az N3P, az N4, az N5, az N6, illetve az N7 esetében egyaránt a már jól ismert FinFET tranzisztor-technológiát vetették be, miközben az N2 node egy teljesen új tranzisztor-felépítést alkalmazhat a GAA formájában. Az efféle váltásoknál nem ritka, hogy nehézségekbe ütköznek a cégek és a kihozatali arány, illetve a hibasűrűség magasabb lesz a jól bevált technológiáknál megszokott szinthez képest. Ebben az esetben nemhogy nem lett magasabb a hibasűrűség, hanem még alacsonyabb is lett, mint a többi node esetében, igaz, valamivel magasabb szintről indult eleinte, de sokkal meredekebben javul, mint ahogy azt a többi node esetében láthattuk. Ezt remekül szemlélteti az alábbi ábra is.

A diagramon nagyon jól látszik, hogy a tömegtermelés beindítását megelőző három negyedévben, illetve a tömegtermelés startja utáni fél évben hogyan alakult a hibasűrűség az egyes gyártástechnológiák esetében. Az N4/N5 node esetében következett be a legintenzívebb javulás a korai termelés folyamán, miközben az N6/N7 node esetében egyenletesebb tempójú javulás látszik. Az N2 node görbéje igazából magasabbról indul, vagyis nagyobb volt a hibasűrűség eleinte, ám sokkal gyorsabban javul, mint a többi node: az N5/N4 szintjénél magasabbról indult, de a végén az N3/N3P hibasűrűségi szintjéhez közel helyezkedett el a tömegtermelés megindítása előtt két negyedévvel.

Az ábra arra is rámutat, milyen szépen javul a hibasűrűség a tömegtermelés beindítása után, amikor a többféle lapka gyártása során hatékonyan tudják azonosítani és korrigálni a kihozatali arány és a hibasűrűség alakulását. A TSMC szerint az N2 node alkalmazásával sokkal több „tape out” folyamatra került sor, mint a korábbi gyártástechnológiák esetében, vagyis több gyártó terveiből lett konkrét, kézzel fogható lapka a tömegtermelést meglévő időszakban, ezáltal több tapasztalatot tudtak gyűjteni, ami a jelek szerint a hibasűrűség alakulására is nagyon jól hatott.

Ez összességében nagyon jó hír a vállalat és megrendelői számára, hiszen az új tranzisztor-technológia bevezetése abszolút nem jelentett váratlan kihívást, nem bukkantak fel a folyamatot lassító problémák, és ahogy az a fentiekben is látszik, még jobban is alakult a hibasűrűség, mint a korábbi csíkszélességek esetében. A vállalat szakemberei kiválóan kamatoztatták az eddigi node-fejlesztéseknél szerzett tapasztalataikat, ami azt jelentheti, hogy az N2 alapú chipek gyártása körül sem számíthatunk nem várt akadályokra.