A China Times iparági információkra hivatkozva arról számolt be, hogy a TSMC által rövidesen tömegtermelésbe állítandó N2-es gyártástechnológia használatához eléggé mélyen a zsebükbe kell majd nyúlniuk a megrendelőknek, ugyanis míg az N3 esetében egy-egy 300 milliméteres szilícium-ostya gyártása 18 000 és 20 000 dollár közötti összeget kóstált, addig ugyanez az N2 esetében már 30 000 dollár körüli összeget jelenthet.

Az N2 csíkszélesség – amelynél már sikerült elérni a 90%-os kihozatali arányt – jelentős előrelépést hoz az N3-hoz képest, ugyanis a tranzisztorsűrűséget 20%-kal növeli, ugyanolyan órajel és komplexitás mellett 36%-kal alacsonyabb fogyasztást kínál, míg ugyanolyan fogyasztás és komplexitás mellett 18%-kal magasabb teljesítmény érhető el általa. Az év második felében tömegtermelésbe álló gyártástechnológia iránt rengeteg vállalat érdeklődik, az AMD például már be is jelentette, ZEN 6 architektúra köré épülő processzorainál biztosan a TSMC N2 node-jának szavaznak bizalmat, valamint a Fujitsu, a MediaTek, illetve a Qualcomm is igénybe veszi majd a vállalat legújabb csíkszélességét a nem is oly távoli jövőben. Az első természetesen az Apple lesz a sorban, ahogy azt már megszokhattuk, valószínűleg az A20-as és az M6-os sorozatú SoC egységek épülnek majd N2 alapokra.

Az új gyártástechnológia bevetése persze nem lesz olcsó mulatság, az N3-hoz képest jelentősen növekedni fog az egy szilícium-ostyára jutó költség, ami immár 30 000 dollár magasságában helyezkedhet el. Azt persze érdemes kiemelni, hogy ez csak egy becsült ár, az egyes vállalatok esetében az egyedi megállapodások értelmében, a chipgyártási volument is figyelembe véve állapítanak meg egyedi árazást a TSMC illetékesei, ezeket az árakat pedig jellemzően sem a TSMC, sem az adott ügyfél nem kürtöli világgá, hiszen üzleti titokról van szó. Az iparági pletykák szerint az Apple mindenkinél kedvezőbb áron gyártathat, hiszen elsőként alkalmazza az új csíkszélességeket és igen nagy mennyiségű chipet gyártat le velük, ezért jó pozícióban foglal helyet az ártárgyalások alkalmával.

Az N2 csíkszélességgel kapcsolatban egyelőre az a terv, hogy szokatlan módon nem egy, hanem rögtön két üzemmel is megkezdi majd a termelés felfuttatását a gyártó, erre még az év második felében sor kerülhet, a havi kapacitás pedig már az év végére elérhető a 30 000 szilícium ostyás szintet. A két üzem párhuzamos bevetésére azért van szükség, mert a megrendelői igények eléggé nagyok, sok chipet kell legyártatni, ehhez pedig megfelelő gyártókapacitás szükséges. Első körbe a Kaohsiung és a Hsinchu mellett található üzemekben indul meg a gyártás, majd a vállalat később Tajvanon és az Amerikai Egyesült Államokban is építeni fog további N2-képes üzemeket.

A China Times beszámolója arra is kitér, hogy az N2 gyártástechnológiára támaszkodó chipek fejlesztése eléggé drága mulatság, hiszen a folyamat költsége a 725 millió dollárt is elérheti. Noha egyetlen chip fejlesztéséről tettek említést, itt valószínűleg egy komplett platformról ehet szó, ami több chipet foglal magában. Jó példa erre az Apple kínálata, ahol az N3 csíkszélesség köré jelenleg kilenc termék épül, majd később az N3P node-ot is használni fogják további 5 termék gyártásához.

Az N2 node használata tehát eléggé költséges, viszont a következő generációs gyártástechnológia még ennél is drágább lesz: akár 45 000 dollárba is kerülhet majd egy-egy 300 milliméteres szilícium-ostya legyártása. Azt nem részletezték, melyik node-ra gondolnak, de mivel az A16 a következő a sorban, alighanem arról lehet szó, hiszen az A14-ről még korai beszélni.

Az A16 elsőként veti be a BSPDN technológiát a TSMC kínálatán belül, ami azt jelenti, hogy a lapkán található tranzisztorok esetében elválasztják a tápellátást a jelátviteltől, a tápellátás így a lapka hátuljáról érkezik, rézből készített vezetőkön keresztül, speciális eljárások alkalmazásával.

Az alapvető tranzisztorépítési folyamat ugyanolyan lesz, mint manapság, a kész tranzisztorok viszont fejjel lefelé nézve egy hordozó ostyára kerülnek, amihez a Hybrid Bonding technológia segítségével kapcsolódnak. Ezt követően megindul az eredeti ostyánál a rétegvékonyítás, amit fizikai módon, csiszolással, illetve kémiai módon is végeznek, ezzel néhány mikrométernyire vékonyítják el az említett ostyát, hogy az aktív tranzisztorréteg hozzáférhető legyen.

A hátoldal elérhetővé tételét követően speciális fém összekötőket hoznak létre, amelyek kifejezetten a tápellátást szolgálják. Ezek a vezetőrétegek viszonylag vastag rézvezetőkből állnak annak érdekében, hogy az ellenállás csökkenjen. A tápellátás és a jelátvitel elválasztásával a chip teljesítménye javulhat, hiszen jobb lesz a tápellátás, csökken a feszültségesés, illetve az előoldalon felszabadul némi hely, hiszen a tápellátás nem ott halad. Az eljárás költséges mivolta miatt csak azokhoz a termékekhez éri meg bevetni, amelyeknél ezt a költségoldal elbírja, vagyis elsősorban a HPC és AI piacra szánt gyorsítóknál használhatják, ahol sokat nyerhetnek vele az egyes gyártók.