A TSMC a 2026 North America Technology Symposium alkalmával számos új fejlesztésről említést tett, amelyek közül az egyik legérdekesebb az A14-es csíkszélesség továbbfejlesztéseként érkező A13, ami több szempontból is előrelépésnek ígérkezik.
Az A13 az A14 közvetlen utódja, egy csíkszélesség-csökkentett verzió, ami a gyártó szerint 6%-os megtakarítást hoz területfoglalás terén, vagyis az A13 alapú dizájn ennyivel helytakarékosabb lesz az A14-eshez képest. Az A13 tervezési szabályok terén teljes visszamenőleges kompatibilitást kínál az előző generációs csíkszélességgel, valamint teljesítmény és fogyasztás terén is előrelépést kínál, hála az optimalizációknak. A TSMC tervei szerint az A13 valamikor a 2029-es esztendőben állhat tömegtermelésbe, nagyjából egy évvel azután, hogy az A14 megkezdte pályafutását.
Az A13 mellett már az A12 is készül, amelynek legnagyobb újítása az lesz, hogy bevezeti a Super Power Rail névre keresztelt hátoldali tápellátást, vagyis a tranzisztorok működéséhez szükséges tápfeszültség a lapka hátulja felől érkezik, míg a jelátvitel az „előlapon” történik. Ezt a módszert már az Intel is alkalmazza az 18A-tól kezdve. Az A12 egy Full Node lesz, annak minden előnyével karöltve.
Gyártástechnológiák terén említésre méltó újítás lesz az N2U, ami a 2 nm-es osztályú csíkszélességek táborát erősíti majd és az N2P továbbfejlesztett változataként tartható számon. Az N2U az N2P-hez képest 3-4% kal magasabb teljesítményt nyújthat ugyanakkora fogyasztás és ugyanolyan bonyolultságú dizájn mellett, vagy alternatív módon ugyanazt a teljesítményt 8-10%-kal alacsonyabb fogyasztás mellett is el lehet érni vele. Az új gyártástechnológia minimális növekedést hoz tranzisztorsűrűség terén, mindössze 1,02-szeres és 1,03-szoros közötti előrelépésre számíthatunk, ami azért jelenthet némi előnyt. Ez a gyártástechnológia a tervek szerint már 2028 folyamán tömegtermelésbe állhat.
A TSMC a tokozási technológiák fejlődéséről is említést tett: kiemelték, jelenleg 5,5-reticle, azaz 5,5 fotómaszknyi méretű CoWoS chipeket tudnak készíteni, de 2028 folyamán már a 14-reticle méretű megoldások gyártására is lehetőség nyílik, ami lehetővé teszi, hogy egy chip összesen 10 darab nagyméretű Compute Die és összesen 20 darab HBM Stack birtokában működjön, ami jókora teljesítménynövekedést hozhat.
A vállalat már 2029 folyamán túlléphet ezen a szinten: jön a 40-reticle méretű SoW-X platform, ami új lehetőségeket kínál. Ezzel egy időben az A14-es gyártástechnológiával készülő lapkák SoIC rétegezésére is lehetőség nyílik (A14-on-A14 SoIC), méghozzá impresszív előrelépéssel: az N2-on-N2 SoIC lapkákhoz képest 1,8-szor magasabb I/O sűrűség áll majd rendelkezésre, ami jelentősen növeli az elérhető adatkommunikációs sávszélességet.
A vállalat 2028 folyamán az első autóipari szintű, NanoSheet technológiát alkalmazó gyártástechnológiáját is sorozatgyártásba küldi, ami az N3A csíkszélességhez képest 15-20%-os sebességnövekedést eredményez majd ugyanakkora fogyasztás mellett, ez pedig sok új lehetőség előtt nyithatja meg a kapukat az autóipart kiszolgáló fejlesztők számára.
Szó esett még arról is, hogy a vállalat a kijelzővezérlők piacát is megcélozza, ahova az N16HV gyártástechnológiát szánja, ennek bevetése pedig még idén megkezdődhet. Arra is fény derült, hogy a tajvani félvezetőipari bérgyártó vállalat egyelőre nem tervezi a High-NA típusú szkennerek használatát, hiszen a mérnökcsapat egyelőre ezek nélkül is talál módszereket arra, hogy tovább fejlessze a gyártástechnológiákat, így maradnak a jól bevált módszereknél, miközben a riválisok már 2027-2028 környékén elkezdik a High-NA típusú EUV szkennerek bevetését.
