A TSMC 3 nm-es osztályú csíkszélességeinek első képviselője, az N3, amit N3B névvel is emlegetnek, első körben lényegében csak egy nagyvállalat érdeklődését kelti fel, ez pedig nem más, mint az Apple, aki előszeretettel alkalmazza elsőként a nagy tajvani félvezetőipari bérgyártó legújabb fejlesztéseit.

Az N3 gyártástechnológia a korábbi hírek szerint már jó kihozatali arányokat produkál, igaz, az iparági információk eléggé széles tartományt fednek le, már ami a százalékos értéket illeti: 60%-tól egészen 80%-ig terjed a skála. A DigiTimes legutóbb ugyanakkor már 50% alatti kihozatali arányról is beszélt, ami azért már nem nevezhető jónak: ebben az esetben a kész chipeknek több mint fele selejt, azaz nem használhatóak teljes funkcionalitással. A TSMC természetesen nem kommentálta az értesüléseket, így az egyelőre rejtély, azóta pontosan mi a helyzet kihozatali arány terén.

Az iparági források egy másik témával kapcsolatban is friss értesülésekhez jutottak, ez pedig nem más, mint a 3 nm-es osztályú csíkszélességeket használó szilíciumostyák árazása. Az eddigi hírek szerint az N3 alapú szilíciumostyák esetében a darabonkénti ár a 20 000 dollárt is elérheti, ami jelentős drágulás az N5 alapú árazáshoz képest, ott ugyanis még „csak” 16 000 dollárt kóstált egyetlen 30 hüvelykes szilíciumostya, már amennyiben hihetünk az adatoknak. Az N3 természetesen mind teljesítmény, mind pedig energiahatékonyság terén előrelépést képvisel, ám eléggé nagy drágulást jelent az N5-höz képest, ami arra készteti az egyes vállalatokat, hogy alaposan meggondolják, mely termékek gyártásához vetik be.

Az N3B gyártástechnológiával szemben az N3E már szélesebb körben is elérhetővé válhat, azaz több vállalat is építhet köré lapkákat.  Egyebek mellett az AMD következő generációs, ZEN 5 architektúrát használó processzorai, valamint az Nvidia ugyancsak következő generációs, Blackwell architektúrával érkező grafikus processzorait is a TSMC 3 nm-es osztályú csíkszélességei szolgálhatják ki. Az említett fejlesztések valamikor 2024 folyamán jelenhetnek meg, amennyiben minden a tervek szerint halad.

Az N3E már az előzetes információk szerint is költséghatékonyabbnak ígérkezhet, mint az N3, már csak a nagyobb volumenű gyártás miatt is, de segít a költségcsökkentésben az is, hogy a maximális 25 helyett itt már csak maximum 19 EUV réteget használnak a chipgyártás során, így az összességében olcsóbb lehet. Pont ennél, vagyis az N3E gyártástechnológiánál vethet be némi árcsökkentést a TSMC annak érdekében, hogy a megrendelők még több chiphez használják az újítást. Az N3E esetében érdemes megemlíteni, hogy az N5-höz képest SRAM cella-skálázódás terén nem kínál előrelépést, vagyis ezt is számításba kell venniük a chiptervezőknek, mielőtt a végső döntést meghozzák.

Az egyelőre nem derült ki, hogy a kedvezőbb ár pontosan mit jelent, már ami az egy szilíciumostya legyártására jutó költségeket illeti, de talán ezzel kapcsolatban is kiszivároghat némi információ, miután a döntés megszületett. Az efféle adatok persze üzleti titoknak minősülnek, illetve a végső árat akár egyedi megállapodások is módosíthatják, vagyis legjobb esetben is csak egy általános összegről érkezhet hír, ha egyáltalán érkezik.