A PCI-SIG mérnökei egy rendkívül fontos mérföldkőhöz értek, már ami a következő generációs PCI Express szabvány, a PCI Express 8.0 körüli fejlesztőmunkát illeti. Az új szabvány, ami majd csak néhány év múlva juthat szerephez a piacon, első körben a szerverek szegmensével kezdve, most a 0.5-ös verziószámú szabványtervezetnél tart, ami azért üdvözlendő, mert ez alapján a különböző gyártók meg tudják kezdeni az új PCI Express szabvány implementálásával kapcsolatos munkálatokat.

A PCI Express 8.0-s szabvány a tervek szerint visszamenőlegesen kompatibilis marad a korábbi PCI Express szabványokkal, igaz, csatlakozó terén változtatásokra lehet számítani, ami a megnövelt adatátviteli sávszélesség miatt válik szükségessé. Az egyelőre valószínűtlennek tűnik, hogy konkrétan a PCI Express slotot is módosítják, mármint olyan formában, hogy az veszélyeztetné a visszamenőleges kompatibilitást. Mivel a réz alapú vezetőkre támaszkodó szabvány esetében egyre közelebb kerülnek a fizikai réteg teljesítőképességének határához, előbb-utóbb szükség lesz a konkrét PCI Express slot radikális módosítására is, de úgy tűnik, erre még nem a PCI Express 8.0 érkezésével kerül sor. Arra azonban mindenképpen lehet számítani, hogy a kihívások leküzdéséhez próbálják majd tovább rövidíteni a vezetők hosszát, több jelismétlőt vetnek be (redriver) a jelintegritás és a jelszint biztosításához, de ennek pontos kidolgozása még folyik. Ezzel egy időben az újfajta csatolófelülettel kapcsolatos lehetőségek feltérképezését is folytatják, ugyanis a váltásra előbb-utóbb biztosan szükség lesz.

A PCI Express 8.0-s szabvány keretén belül a sávonként elérhető bitráta 256 GT/s szintre katapultál, vagyis a jelenleg használt PCI Express 5.0-s szabványhoz képest nyolcszoros, a PCI Express 6.0-hoz ékpest négyszeres, a PCI Express 7.0-hoz képest pedig kétszeres növekedés mutatkozik majd adatátviteli sávszéleség terén. Ez azt is jelenti, hogy míg a PCI Express 5.0-s x16-os slotok esetében 128 GB/s-os, a PCI Express 6.0 x16-os slotoknál 256 GB/s-os, a PCI Express 7.0 x16-os slotoknál pedig 512 GB/s-os kétirányú adatátviteli sávszélesség elérésére van mód, addig egy PCI Express 8.0 x16-os slot már az 1 TB/s-os kétirányú adatátviteli sávszélességet is el fogja érni. Az új szabvány továbbra is PAM4 alapú jelátvitelt használ majd, valamint rendelkezésre áll a FEC (Forward Error Correction) alapú hibajavító eljárás, illetve a Flit Mode kódolás is.

A 0.5-ös szabványtervezet keretén belül elérhetővé tett specifikáció várhatóan még módosulni fog elektronikai paraméterek, illetve egyéb tulajdonságok terén, ahogy a partnerektől és az iparági szereplőktől újabb visszajelzések futnak be a fejlesztőkhöz, de a fő fejlesztési irányt már meghatározták, így sebesség terén a fentiek szerint alakulhat az új generációs PCI Express szabvány.

Az biztos, hogy az alaplapi slotok vezetékelését optimalizálni kell, hiszen az adatátviteli sávszélesség növekedésével a jelintegritás megtartása egyre nehezebb lesz, ezért szorosabb toleranciát, jobb anyagokat, illetve sávonként több jelismétlőt is bevethetnek majd. Ezek persze drágítják és bonyolítják az implementációt, viszont a megfelelő működéshez elengedhetetlenek. Az egyelőre nem világos, slot szintjén milyen módosításokra készülnek, illetve azt sem árulták el, a későbbi PCI Express szabványoknál milyen csatolófelületre térhetnek majd át, de mivel a réz alapú megoldások teljesítőképességük határához érnek, a szilícium-fotonika felé fordulhatnak az egyes iparágak – erre az időszakra már készülnek is az egyes szereplők, néhányan fel is vásároltak egy-egy, az említett területen specialistának minősülő céget.

A PCI Express 8.0-s szabvány az aktuális tervek szerint 2028-ban nyerheti el végleges formáját, alkalmazására pedig az azt követő évek folyamán kerülhet sor, azaz még elég sokat kell várni arra, hogy a PCI Express 8.0 nyújtotta tempó a fogyasztói szegmensbe szánt termékek keretén belül is elérhető legyen.