A 3D NAND Flash memóriachipek szegmensében folyamatosak a fejlesztések annak érdekében, hogy a cellarétegek számának növelésével az adatsűrűséget és a chipek teljesítményét is növelni tudják, hiszen így biztosítható, hogy a köréjük épített SSD meghajtók és kártyák is új lehetőségeket kínáljanak az üzleti felhasználók és az átlagfelhasználók számára.

A Kioxia technológiai vezetője, Hidefumi Miyajima a Tokyo City University által megrendezett, 71. Applided Physics Society Spring névre keresztelt összejövetelen arról számolt be, hogy milyen technikai kihívásokkal kell szembenézniük az 1000-nél is több cellarétegből álló 3D NAND Flash chipek fejlesztésekor, valamint dióhéjban a lehetséges megoldásokat is megemlítette. Az aktív cellarétegek számának növelése mindenképpen fontos feladat, pont a fentebb említett előnyök miatt, éppen ezért az összes 3D NAND Flash gyártó arra törekszik, hogy folyamatosan növelje e cellarétegek mennyiségét, valamint új gyártástechnológiákat is bevezetnek 1,5-2 évente, amelyekkel biztosítható a fejlődés töretlensége.

Sajnos az új gyártástechnológiák bevezetése kapcsán extra kihívásokkal is meg kell küzdeni, vagyis ahhoz, hogy a cellarétegek számának növelése tartható legyen és a NAND Flash cellák méretének vízszintes és függőleges csökkenése se okozzon gondot, ezekre a kihívásokra választ kell találni. Rendszerint újfajta anyagok bevezetésére van szükség minden egyes csíkszélesség-váltás alkalmával, így a háttérben a megfelelő „műszaki paraméterekkel” rendelkező anyagokat is meg kell találniuk a kutatással és fejlesztéssel foglalkozó csoportok szakembereinek, valamint az alkalmazásuk zökkenőmentességéről is gondoskodniuk kell.

Jelenleg a Kioxia háza táján a 8. generációs BiCS 3D NAND Flash memóriachipek a legfejlettebbek, amelyek 218 aktív cellaréteget vonultatnak fel és 3,2 GT/s sebességet biztosító csatolófelülettel rendelkeznek. Ezt a fejlesztés elég régen, még tavaly márciusban bemutatta a gyártó, így akkoriban fény derült az architektúrával kapcsolatos fontos változtatásokra is. Ilyen változtatás a CBA, vagyis a CMOS Directly Bonded to Array névre keresztelt eljárás, amelynek keretén belül külön gyártják le a 3D NAND cellákból álló lapkatömb szilíciumostyáját, valamint az I/O feladatokat végző CMOS szilícium-ostyákat is.

A gyártás során mindkét komponenshez a legideálisabb gyártástechnológiát választják, ami mind fizikai és elektronikai tulajdonságok, mind pedig költséghatékonyság terén előnyös, majd egy következő fázis keretén belül összeillesztik a lapkákat, így azok már egy egységet képezhetnek. Az innovatív megoldás jóvoltából nemcsak a bitsűrűség lesz a lehető legjobb, de a NAND Flash chipek I/O teljesítménye is, ezáltal nagy adattároló kapacitással rendelkező, gyors SSD-k épülhetnek.

A Kioxia csapata anno sajnos nem ment bele a részletekbe, már ami a CBA architektúra pontos felépítését illeti, így például az sem derült ki, hogy az I/O részlegért felelős CMOS szilícium-ostya tartalmaz-e olyan kiegészítő NAND Flash komponenseket, mint például lapbuffereket, töltéspumpákat vagy éppen erősítőket.

Akárhogy is, azzal, hogy minden lapka a számára legmegfelelőbb gyártástechnológiával készül, biztosítható a további fejlődés, ami kritikus fontosságú annak érdekében, hogy sikerüljön elérni, illetve később meg is haladni a bűvös 1000 cellaréteges határt. Ezt a szintet egyébként nemcsak a Kioxia, hanem a Samsung is megugorhatónak tartja.