A Huawei és a Semiconductor Manufacturing International Co. között szoros együttműködés folyik jó ideje, amelynek célja, hogy modernebb csíkszélességek készüljenek, ennek eredményeként a kínai gyártók modernebb, nagyobb teljesítményű, jobb energiahatékonysággal rendelkező chipeket készíthetnek. A felek az eddigi fejlesztések hatására az 5 nm-es osztályú gyártástechnológiákig merészkedtek volna, legalábbis az SAQP (Self-aligned Quadruple Patterning) technológia részletezésénél úgy tűnt, ez lehet a végső limit, már ami a csíkszélességet illeti, hiszen ehhez a technológiához még nem EUV, hanem DUV levilágítást használnak.
Egy friss szabadalom alapján végül úgy néz ki, az SAQP technológiát nemcsak 5 nm-ig bezárólag használhatják, hanem akár a 3 nm-es csíkszélesség esetében is szerephez juthat. Erre utal az a szabadalom, ami a Huawei másik partneréhez, az állam támogatását is élvező SiCarrierhez fűződik. Ez a vállalat chipgyártó eszközök fejlesztésével foglalkozik, és nemrégiben szintén szabadalmaztatott egy Multi-Patterning technológiát, ami megerősíti, az SMIC és a Huawei az 5 nm-es gyártástechnológián is túlléphet az SAQP segítségével.
A TechInsights szakemberei szerint az SAQP ugyan tényleg lehetőséget biztosít majd Kína számára, hogy 5 nm-es osztályú csíkszélességgel készített chipeket gyártsanak, ám ahhoz, hogy hosszabb távon biztosítható legyen a versenyképesség, a DUV helyett mindenképpen EUV alapú gépek bevetésére lenne szükség az 5 nm-esnél modernebb gyártástechnológiákhoz. Érdekesség egyébként, hogy az iparági szakemberek egyébként sosem gondolkodtak abban, hogy a Quadruple Patterning módszert 3 nm-es osztályú node-ok esetében bevessék, ami nem véletlen.
Az egyes gyártástechnológiák között a vezető fémsávok esetében eltérő távolságok mutatkoznak, amiben a két vezetősáv közötti távolság, illetve a vezetősáv szélessége általában egyaránt beletartozik. A 7 nm-es osztályú node-ok esetében 36-38 nm-es távolságról beszélhetünk, míg az 5 nm-es gyártástechnológiánál ez az érték 30-32 nm lehet, ám a 3 nm-es csíkszélességnél már mindössze 21-24 nm-es értékről van szó. Itt egy másik érték, amit szintén figyelembe kell venni, ez pedig a kritikus méret (CD), ami a fém vezetősáv szélességét jelöli. A 3 nm-es csíkszélesség esetében ez mindössze 10-12 nm, vagyis annyira kicsi, hogy még a modern Low-NA EUV eszközök használata mellett sem lehet elérni ezt a méretet, ha nem alkalmaznak Douple Patterning módszert. Ehhez képest az SMIC és a Huawei szakemberei az SQAP-vel is megpróbálják elérni ezt, méghozzá DUV rendszerekkel, ami egészen biztosan nem lesz egyszerű feladat, már ha egyáltalán sikerül.
Igazából a párosnak nincs más választása, mint az SQAP bevetése, hiszen nem férnek hozzá az ASML csúcskategóriás litográfiai eszközeihez, ugyanis az Amerikai Egyesült Államok és Hollandia együttműködésének köszönhetően ezek a gépek is felkerültek a tilalmi listára, így nem szállíthatóak Kínába.
Az SAQP alkalmazása nem egy egyszerű feladat, ebbe már az Intel bicskája is beletört, amikor az első generációs 10 nm-es osztályú gyártástechnológiát próbálták bevetni, annál ugyanis szintén szerepet játszott ez a módszer – és sok egyéb probléma is lapulhatott a háttérben. A végeredmény annyira rossz lett, hogy az alacsony kihozatali arány miatt a Canon Lake processzorok végül mindössze két processzormaggal és egy letiltott iGPU-val jelenhettek meg.
Az SMIC szempontjából nézve igazából nincs más választás, csak az SQAP technológia bevetése, hiszen csak ezzel tudnak modernebb csíkszélességgel készülő chipeket gyártani. Az erősen kérdéses, hogy e technológia mellett hogyan alakul az 5 nm-es vagy a 3 nm-es csíkszélességgel legyártott chipekre jutó költség, de bizonyos területeken ez alighanem másodlagos szempont lesz, hiszen a fő cél a modern chipek fejlesztése és gyártása, amelyeket egyebek mellett szuperszámítógép-fürtökhöz vagy katonai rendszerekhez is fel lehet használni.
