A TSMC nemrégiben rendezte meg a szokásos éves Annual Technology Symposium aktuális kiadását, amelyen szó esett a távolabbi tervekről, már ami a csíkszélességeket és a különböző gyártástechnológiai fogásokat illeti.

Ahogy arról a napokban beszámoltunk, a TSMC nemrégiben szállította le egymilliárdodik 7 nm-es csíkszélességgel készülő lapkáját, ami igen komoly teljesítményként fogható fel. A gyártó jelenleg nagyjából 140-féle lapkát készít az N7 gyártástechnológia segítségével a különböző partnerek számára, de ez a szám az év végéig 200-ra emelkedhet.

Az N7 és annak különböző verziói (N7e, N7+) után az N5, vagyis az 5 nm-es csíkszélességgel dolgozó gyártástechnológia juthat főszerephez, sőt, az N5 igazából már tömegtermelésbe is állt az év második negyedévében. Ezt a gyártástechnológiát használja egyebek mellett az Apple következő generációs SoC családja, beleértve az Apple Silicon névre keresztelt, kifejezetten Mac konfigurációkba szánt központi egységeket is. Az N5 az N7-hez képest jobb sűrűségi hibával dolgozik, mint az N7 – a TSMC szerint az N5 esetében negyedével kisebb arányról lehet szó az N7-hez viszonyítva, ami jó jel.

Az N5 gyártástechnológia egyébként 1,8x nagyobb sűrűséget  kínál a logikai áramkörök területén, mint az N7, valamint 15%-kal magasabb órajelre, illetve 30%-kal alacsonyabb fogyasztásra is képes, attól függően, az adott dizájn esetében mi a prioritás. Az N5P, vagyis a tovább optimalizált kiadás az említett előnyöket további 5%-os sebességnövekedéssel és 10%-os fogyasztáscsökkenéssel fejeli meg. Ez lényegében azt jelenti, hogy azonos fogyasztás mellett 5%-kal magasabb órajelre, vagy azonos órajel mellett 10%-kal kisebb fogyasztásra van kilátás, ahogy az efféle összehasonlítások alkalmával már megszokhattuk.

A következő lépcső az N4 lesz, ami az N5 „bővítményének” tekinthető, így egyenes utat biztosít az N5-ös dizájnról az N4-re történő váltáshoz, minimális változtatásokat igényelve. Az N4 esetében tovább növelik majd az EUV levilágítással készülő rétegek számát, amelyeknek köszönhetően csökkenthető a maszkok használatának mértéke, a chipfejlesztők részéről pedig csak egészen elenyésző migrációs átalakításokra lesz szükség, ha az N5-ről az N4-re szeretnék átültetni az adott dizájnt. Az N4 az aktuális tervek szerint a 2021-es év negyedik negyedévében léphet kísérleti termelésbe, és ha minden megfelelően halad, akkor valamikor 2022 folyamán már a tömegtermelést is megindíthatják rajta.

A vállalat a 3 nm-es csíkszélességről is beszélt, ami már Full Node típusú váltásnak tekinthető az N5-höz képest. A 3 nm-es FinFET gyártástechnológia az N5-höz képest – nem összekeverendő a fentebb említett N5P-vel! – várhatóan 10-15%-os teljesítménynövekedéssel és 25-30%-os fogyasztáscsökkenéssel kecsegtet, a logikai terület mérete pedig 42%-kal kisebb lesz, így jelentősen, 1,7x-esére növekszik a tranzisztorsűrűség. Ez a gyártástechnológia a tervek szerint 2021-ben léphet kísérleti termelésbe, 2022 második felében pedig a tömegtermelés is megindulhat, amennyiben semmilyen váratlan probléma nem jön közbe.

A vállalat a 3DFabric technológiát is bejelentette, ami fejlett tokozási technológiákat tartalmaz, így segítségével egymásra lehet rétegezni ostyákat és chipeket (chip-on-waffer), de akár ostyák rétegezésére (wafer-on-wafer) is lehetőség nyílik.  A3DFabric egy összefoglaló név, ami az említettek mellett interconnecteket, interposereket, illetve memória rétegezésére használatos megoldásokat is tartalmaz.