A PCI SIG néhány hete jelentette be, hogy a PCI Express 5.0-s szabvány fejlesztése rendkívül jó tempóban halad, így a szabvány végleges változata május végére el is készült. Ahogy azt megszokhattuk, az újítás a régi verzióhoz képest sávszéleség-duplázást hozott, így egy PCI Express x16-os slot már nem 64, hanem 128 GB/s-os maximális kétirányú adatátviteli sávszélességgel dolgozhat.

A fejlesztés egyébként meglehetősen gyorsan készen lett, hiszen a PCI Express 3.0 és a PCi Express 4.0 fejlesztése között még nagyjából 7 évnek kellett eltelnie, míg a PCI Express 4.0 és a PCI Express 5.0 esetében már csak nagyjából két év különbséggel lehet számolni. És a PCI SIG szakemberei a jelek szerint a PCI Express 6.0 esetében is tartani fogják ezt a gyorsított tempót, azaz a PCI Express 6.0-s szabvány végleges változata már 2021-ben elkészülhet, de tényleges bevetésére majd csak később kerülhet sor.

A PCI Express 6.0-s szabvány köré épülő x16-os slotok esetében ismét sávszélesség-duplázásra lehet számítani, így a PCI Express 4.0-s tempóhoz képest négyszer, a PCI Express 5.0-s sávszélességhez képest pedig kétszer gyorsabb lesz egy ilyen foglalat, azaz 256 GB/s-os kétirányú sávszélességre lehet számítani. Ennek megfelelően a többi kiépítés is hasonló mértékben gyorsul, vagyis a PCI Express 6.0 x4-es slotok már akkora sávszélességet nyújtanak majd, mint manapság egy PCI Express 4.0 x16-os megoldás. Ez igen komoly előrelépés viszonylag rövid idő alatt, ám a jelek szerint erre igény van hiszen a sávszélesség-igény egyre nagyobb mértékben növekszik az egyes területeken, az igényeket pedig mindenképpen szeretnék kiszolgálni a PCI SIG szakemberei.

Fontos változás lesz, hogy PCI Express 3.0, 4.0 és 5.0 esetében használt NRZ 128b/130b típusú kódolási sémát felváltja egy „új” megoldás, a PAM4, ami igazából nem teljesen új, hiszen a hálózati eszközök szegmensében már régóta megbízhatóan teljesít, így a PCI Express 6.0 esetében is kézenfekvő előrelépésnek tűnik. A PAM4 esetében az adatátviteli sávszélesség gyorsításáért számos megoldás felel, amelyek közül egyelőre csak az alacsony késleltetéssel dolgozó FEC (Forward Error Correction) névre keresztelt eljárást emelték ki, a többit azonban még nem részletezték. A PAM (Pulse Amplitude Modulation) kódolás segítségével egyébként ugyanannyi idő alatt több bitet lehet átvinni ugyanazon a soros csatornán, mint az eddigi NRZ alapú kódolással, de a visszamenőleges kompatibilitás így is biztosított marad.

A PCI Express 6.0-s szabvánnyal kapcsolatos részletek terén sok még a kérdés, de ez nem is csoda, hiszen a szabvány fejlesztése még tart, a végleges kiadás pedig majd csak 2021-ben válik elérhetővé, amennyiben minden jól megy. A jelek szerint tehát az éppen terjeszkedés előtt álló PCI Express 4.0 pályafutása nem lesz olyan hosszú és zavartalan, mint a PCI Express 3.0-s szabványé, hiszen a PCI SIG fejlesztőcsapata nagyobb tempóra kapcsolt. A PCI Express 7.0-s szabvánnyal kapcsolatban persze még nincsenek hivatalos adatok, de ha így folytatódik a fejlesztés, jövőre akár arról is kaphatunk némi információmorzsát.