A jövőben hatékonyabban együttműködhetnek a CPU magok

Az MIT kutatói elkészítettek egy prototípus processzort, amely 36 CPU maggal rendelkezik. A processzormagok között NoC alapú kapcsolat húzódik, de egy árnyékhálózat is rendelkezésre áll, amely a cache koherenciáról gondoskodik.

A jövőben hatékonyabban együttműködhetnek a CPU magok

A processzormagok száma folyamatosan növekszik, ami egy idő után különböző problémák forrásává válhat. Manapság a nyolcmagos processzorok már nem mondhatóak túl nagy különlegességnek, a szerverpiacon pedig már 12, illetve 16 magos megoldásokat is találni. A processzormagok számának növekedésével a magok közötti kommunikáció nehézkessé válik, ami a teljesítmény rovására mehet, így mindenképpen kell találni valami megoldást arra, hogy a CPU magok közötti kommunikációs csatorna megfelelően skálázható legyen – és megfelelő hatásfok mellett üzemeljen.

A problémára számos kutató együttműködésével – akik között az MIT kutatócsoportja is jelen volt – látszólag frappáns megoldás született, amely a NoC (Network on a Chip) megoldásra alapoz. A kutatók egy 36 processzormaggal ellátott tesztchipet is készítettek, amely a Scorpio névre hallgat – a termék az elmúlt hét folyamán megrendezett International Symposium on Computer Architecture nevű eseményen mutatkozott be.

Hogy miért esett a választás a NoC-ra? Nos, azért, mert az MIT kutatócsoportja szerint a legszélesebb körben használt interconnect, a sima adatbusz, csak mindössze 8 vagy 10 processzormagig lehet ütőképes, ha a CPU magok számát tovább emeljük, akkor fogyasztással és késleltetéssel kapcsolatos problémák jelentkeznek – vagyis sem a fogyasztás, sem a teljesítmény nem lesz optimális. A NoC a szomszédos processzormagok között apró interconnecteket biztosít. Minden processzormaghoz tartozik egy útválasztó, amely a csomagolt kéréseket továbbítja, méghozzá valahogy úgy, ahogy azt az Internet Protokoll teszi – csak itt a hálózat a chipen foglal helyet, innen a NoC elnevezés is.

Az MIT kutatói szerint a NoC alapú megoldások sem hibátlanok, ugyanis ezeknél kihívást jelent a cache koherencia fenntartása, vagyis az, hogy a globálisan hozzáférhető adatok helyileg tárolt változatai folyamatosan naprakészek maradjanak. A kutatók szerencsére erre a problémára is megtalálták a megoldást: a fő hálózat mellett egy árnyékhálózat is működik, ami a snoopy protokollra támaszkodik, feladata pedig az, hogy biztosítsa a cache koherenciát. A végeredmény egy skálázható megoldás, ami a szimulációk szerint jól működik. Az új fejlesztés egyébként nem az első NoC alapú processzor, viszont abban a tekintetben első, hogy NoC alapú megoldásként elsőként alkalmazza a snoopy cache koherencia sémát.

Az elsődleges szimulációk alapján a kutatócsoport szerint az átlagos alkalmazásfutási idő rendre 24,1%-kal, illetve 12,9%-kal csökkent az elosztott könyvtár alapú, illetve az AMD HyperTransport alapú koherencia protokollokhoz képest, amikor lefuttatták a Splash-2, illetve a Parsec tesztet a processzor szimulált változatán.

Az MIT szerint azután, hogy a prototípus lapkáról kiderült, hogy működőképes, a teszteket azon is lefuttatják, hogy kiderüljön, a valós teljesítmény és a szimulált chipen mért teljesítmény között van-e különbség. Az architektúra ezt követően nyílt forráskódúvá válik, méghozzá Verilog típusú hardver leíró nyelven.

Tesztek

{{ i }}
arrow_backward arrow_forward
{{ content.commentCount }}

{{ content.title }}

{{ content.lead }}
{{ content.rate }} %
{{ content.title }}
{{ totalTranslation }}
{{ orderNumber }}
{{ showMoreLabelTranslation }}
A komment írásához előbb jelentkezz be!
Még nem érkeztek hozzászólások ehhez a cikkhez!
Segíts másoknak, mond el mit gondolsz a cikkről.
{{ showMoreCountLabel }}

Kapcsolódó cikkek

Magazin címlap arrow_forward